公开(公告)号：US20140019723A1

公开(公告)日：2014-01-16

申请号：US13993042

申请日：2011-12-28

申请人： Koichi Yamada ,  Ronny Ronen ,  Wei Li ,  Boris Ginzburg ,  Gadi Haber ,  Konstantin Levit-Gurevich ,  Esfir Natanzon ,  Alon Naveh ,  Eliezer Weissmann ,  Michael Mishaeli

发明人： Koichi Yamada ,  Ronny Ronen ,  Wei Li ,  Boris Ginzburg ,  Gadi Haber ,  Konstantin Levit-Gurevich ,  Esfir Natanzon ,  Alon Naveh ,  Eliezer Weissmann ,  Michael Mishaeli

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F1/3243 ,  G06F1/3293 ,  G06F9/30174 ,  G06F9/3808 ,  G06F9/4552 ,  G06F9/5094 ,  G06F15/7807 ,  Y02D10/122 ,  Y02D10/152 ,  Y02D10/22

摘要： An asymmetric multiprocessor system (ASMP) may comprise computational cores implementing different instruction set architectures and having different power requirements. Program code for execution on the ASMP is analyzed and a determination is made as to whether to allow the program code, or a code segment thereof to execute on a first core natively or to use binary translation on the code and execute the translated code on a second core which consumes less power than the first core during execution.

摘要翻译： 非对称多处理器系统（ASMP）可以包括实现不同指令集架构并具有不同功率需求的计算核心。 分析用于在ASMP上执行的程序代码，并且确定是否允许程序代码或其代码段在本地上在第一核上执行或者对代码使用二进制转换并且在 在执行过程中消耗的功率比第一个核心少的第二个核心。

公开(公告)号：US20130268742A1

公开(公告)日：2013-10-10

申请号：US13992710

申请日：2011-12-29

申请人： Koichi Yamada ,  Boris Ginzburg ,  Wei Li ,  Ronny Ronen ,  Esfir Natanzon ,  Konstantin Levit-Gurevich ,  Gadi Haber ,  Alon Naveh ,  Eliezer Weissmann ,  Michael Mishaeli

发明人： Koichi Yamada ,  Boris Ginzburg ,  Wei Li ,  Ronny Ronen ,  Esfir Natanzon ,  Konstantin Levit-Gurevich ,  Gadi Haber ,  Alon Naveh ,  Eliezer Weissmann ,  Michael Mishaeli

IPC分类号： G06F9/30

CPC分类号： G06F9/30181 ,  G06F9/5044 ,  G06F9/5094 ,  Y02D10/22

摘要： An asymmetric multiprocessor system (ASMP) may comprise computational cores implementing different instruction set architectures and having different power requirements. Program code executing on the ASMP is analyzed by a binary analysis unit to determine what functions are called by the program code and select which of the cores are to execute the program code, or a code segment thereof. Selection may be made to provide for native execution of the program code, to minimize power consumption, and so forth. Control operations based on this selection may then be inserted into the program code, forming instrumented program code. The instrumented program code is then executed by the ASMP.

摘要翻译： 非对称多处理器系统（ASMP）可以包括实现不同指令集架构并具有不同功率需求的计算核心。 在ASMP上执行的程序代码由二进制分析单元进行分析，以确定程序代码调用哪些函数，并选择哪些核执行程序代码或其代码段。 可以进行选择以提供程序代码的本地执行，以最小化功耗等等。 可以将基于该选择的控制操作插入到程序代码中，形成检测程序代码。 然后由ASMP执行检测的程序代码。

公开(公告)号：US09348594B2

公开(公告)日：2016-05-24

申请号：US13992710

申请日：2011-12-29

申请人： Koichi Yamada ,  Boris Ginzburg ,  Wei Li ,  Ronny Ronen ,  Esfir Natanzon ,  Konstantin Levit-Gurevich ,  Gadi Haber ,  Alon Naveh ,  Eliezer Weissmann ,  Michael Mishaeli

发明人： Koichi Yamada ,  Boris Ginzburg ,  Wei Li ,  Ronny Ronen ,  Esfir Natanzon ,  Konstantin Levit-Gurevich ,  Gadi Haber ,  Alon Naveh ,  Eliezer Weissmann ,  Michael Mishaeli

IPC分类号： G06F9/40 ,  G06F9/30 ,  G06F9/50

CPC分类号： G06F9/30181 ,  G06F9/5044 ,  G06F9/5094 ,  Y02D10/22

摘要： An asymmetric multiprocessor system (ASMP) may comprise computational cores implementing different instruction set architectures and having different power requirements. Program code executing on the ASMP is analyzed by a binary analysis unit to determine what functions are called by the program code and select which of the cores are to execute the program code, or a code segment thereof. Selection may be made to provide for native execution of the program code, to minimize power consumption, and so forth. Control operations based on this selection may then be inserted into the program code, forming instrumented program code. The instrumented program code is then executed by the ASMP.

摘要翻译： 非对称多处理器系统（ASMP）可以包括实现不同指令集架构并具有不同功率需求的计算核心。 在ASMP上执行的程序代码由二进制分析单元进行分析，以确定程序代码调用哪些函数，并选择哪些核执行程序代码或其代码段。 可以进行选择以提供程序代码的本地执行，以最小化功耗等等。 可以将基于该选择的控制操作插入到程序代码中，形成检测程序代码。 然后由ASMP执行检测的程序代码。

公开(公告)号：US10185566B2

公开(公告)日：2019-01-22

申请号：US13994142

申请日：2012-04-27

申请人： Alon Naveh ,  Yuval Yosef ,  Eliezer Weissmann ,  Anil Aggarwal ,  Efraim Rotem ,  Avi Mendelson ,  Ronny Ronen ,  Boris Ginzburg ,  Michael Mishaeli ,  Scott D. Hahn ,  David A. Koufaty ,  Ganapati Srinivasa ,  Guy Therien

发明人： Alon Naveh ,  Yuval Yosef ,  Eliezer Weissmann ,  Anil Aggarwal ,  Efraim Rotem ,  Avi Mendelson ,  Ronny Ronen ,  Boris Ginzburg ,  Michael Mishaeli ,  Scott D. Hahn ,  David A. Koufaty ,  Ganapati Srinivasa ,  Guy Therien

IPC分类号： G06F9/30 ,  G06F9/48 ,  G06F9/50

摘要： In one embodiment, the present invention includes a multicore processor having first and second cores to independently execute instructions, the first core visible to an operating system (OS) and the second core transparent to the OS and heterogeneous from the first core. A task controller, which may be included in or coupled to the multicore processor, can cause dynamic migration of a first process scheduled by the OS to the first core to the second core transparently to the OS. Other embodiments are described and claimed.

公开(公告)号：US20140129808A1

公开(公告)日：2014-05-08

申请号：US13994142

申请日：2012-04-27

申请人： Alon Naveh ,  Yuval Yosef ,  Eliezer Weissmann ,  Anil Aggarwal ,  Efraim Rotem ,  Avi Mendelson ,  Ronny Ronen ,  Boris Ginzburg ,  Michael Mishaeli ,  Scott D. Hahn ,  David A. Koufaty ,  Ganapati Srinivasa ,  Guy Therien

发明人： Alon Naveh ,  Yuval Yosef ,  Eliezer Weissmann ,  Anil Aggarwal ,  Efraim Rotem ,  Avi Mendelson ,  Ronny Ronen ,  Boris Ginzburg ,  Michael Mishaeli ,  Scott D. Hahn ,  David A. Koufaty ,  Ganapati Srinivasa ,  Guy Therien

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/4856 ,  G06F9/5094 ,  G06F2209/5018 ,  Y02D10/22 ,  Y02D10/24 ,  Y02D10/32

摘要： In one embodiment, the present invention includes a multicore processor having first and second cores to independently execute instructions, the first core visible to an operating system (OS) and the second core transparent to the OS and heterogeneous from the first core. A task controller, which may be included in or coupled to the multicore processor, can cause dynamic migration of a first process scheduled by the OS to the first core to the second core transparently to the OS. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有第一和第二核心以独立执行指令的多核处理器，操作系统（OS）可见的第一核心和对OS可透明的第二核心，并且与第一核心不同。 可以包括在多核处理器中或耦合到多核处理器的任务控制器可以使由OS所安排的第一进程到OS的第一核心到第二核心的动态迁移到第二核心。 描述和要求保护其他实施例。

公开(公告)号：US09720730B2

公开(公告)日：2017-08-01

申请号：US13995994

申请日：2011-12-30

申请人： Boris Ginzburg ,  Ilya Osadchiy ,  Ronny Ronen ,  Eliezer Weissmann ,  Michael Mishaeli ,  Alon Naveh ,  David A. Koufaty ,  Scott D. Hahn ,  Tong Li ,  Avi Mendleson ,  Eugene Gorbatov ,  Hisham Abu-Salah ,  Dheeraj R. Subbareddy ,  Paolo Narvaez ,  Aamer Jaleel ,  Efraim Rotem ,  Yuval Yosef ,  Anil Aggarwal ,  Kenzo Van Craeynest

发明人： Boris Ginzburg ,  Ilya Osadchiy ,  Ronny Ronen ,  Eliezer Weissmann ,  Michael Mishaeli ,  Alon Naveh ,  David A. Koufaty ,  Scott D. Hahn ,  Tong Li ,  Avi Mendleson ,  Eugene Gorbatov ,  Hisham Abu-Salah ,  Dheeraj R. Subbareddy ,  Paolo Narvaez ,  Aamer Jaleel ,  Efraim Rotem ,  Yuval Yosef ,  Anil Aggarwal ,  Kenzo Van Craeynest

IPC分类号： G06F9/46 ,  G06F9/50 ,  G06F9/48 ,  G06F9/30 ,  G06F15/78

CPC分类号： G06F9/4881 ,  G06F9/30101 ,  G06F9/4856 ,  G06F15/7807 ,  Y02D10/12 ,  Y02D10/13 ,  Y02D10/24 ,  Y02D10/32

摘要： In one embodiment, the present invention includes a multicore processor with first and second groups of cores. The second group can be of a different instruction set architecture (ISA) than the first group or of the same ISA set but having different power and performance support level, and is transparent to an operating system (OS). The processor further includes a migration unit that handles migration requests for a number of different scenarios and causes a context switch to dynamically migrate a process from the second core to a first core of the first group. This dynamic hardware-based context switch can be transparent to the OS. Other embodiments are described and claimed.

公开(公告)号：US20140082630A1

公开(公告)日：2014-03-20

申请号：US13995994

申请日：2011-12-30

申请人： Boris Ginzburg ,  Ilya Osadchiy ,  Ronny Ronen ,  Eliezer Weissmann ,  Michael Mishaeli ,  Alon Naveh ,  David A. Koufaty ,  Scott D. Hahn ,  Tong Li ,  Avi Mendleson ,  Eugene Gorbatov ,  Hisham Abu-Salah ,  Dheeraj R. Subbareddy ,  Paolo Narvaez ,  Aamer Jaleel ,  Efraim Rotem ,  Yuval Yosef ,  Anil Aggarwal ,  Kenzo Van Craeynest

发明人： Boris Ginzburg ,  Ilya Osadchiy ,  Ronny Ronen ,  Eliezer Weissmann ,  Michael Mishaeli ,  Alon Naveh ,  David A. Koufaty ,  Scott D. Hahn ,  Tong Li ,  Avi Mendleson ,  Eugene Gorbatov ,  Hisham Abu-Salah ,  Dheeraj R. Subbareddy ,  Paolo Narvaez ,  Aamer Jaleel ,  Efraim Rotem ,  Yuval Yosef ,  Anil Aggarwal ,  Kenzo Van Craeynest

IPC分类号： G06F9/48

CPC分类号： G06F9/4881 ,  G06F9/30101 ,  G06F9/4856 ,  G06F15/7807 ,  Y02D10/12 ,  Y02D10/13 ,  Y02D10/24 ,  Y02D10/32

摘要： In one embodiment, the present invention includes a multicore processor with first and second groups of cores. The second group can be of a different instruction set architecture (ISA) than the first group or of the same ISA set but having different power and performance support level, and is transparent to an operating system (OS). The processor further includes a migration unit that handles migration requests for a number of different scenarios and causes a context switch to dynamically migrate a process from the second core to a first core of the first group. This dynamic hardware-based context switch can be transparent to the OS. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有第一和第二组核心的多核处理器。 第二组可以是与第一组或同一ISA组不同的指令集架构（ISA），但具有不同的功率和性能支持级别，并且对于操作系统（OS）是透明的。 处理器还包括迁移单元，其处理针对多个不同场景的迁移请求，并使上下文切换将进程从第二核心动态地迁移到第一组的第一核心。 这种基于动态硬件的上下文切换对于操作系统可以是透明的。 描述和要求保护其他实施例。

公开(公告)号：US09361101B2

公开(公告)日：2016-06-07

申请号：US13538252

申请日：2012-06-29

申请人： Efraim Rotem ,  Eliezer Weissmann ,  Michael Mishaeli ,  Boris Ginzburg ,  Alon Naveh

发明人： Efraim Rotem ,  Eliezer Weissmann ,  Michael Mishaeli ,  Boris Ginzburg ,  Alon Naveh

IPC分类号： G06F9/46 ,  G06F9/30 ,  G06F9/38

CPC分类号： G06F9/30043 ,  G06F9/30123 ,  G06F9/3851 ,  G06F9/3863 ,  G06F9/461

摘要： A processor saves micro-architectural contexts to increase the efficiency of code execution and power management. A save instruction is executed to store a micro-architectural state and an architectural state of a processor in a common buffer of a memory upon a context switch that suspends the execution of a process. The micro-architectural state contains performance data resulting from the execution of the process. A restore instruction is executed to retrieve the micro-architectural state and the architectural state from the common buffer upon a resumed execution of the process. Power management hardware then uses the micro-architectural state as an intermediate starting point for the resumed execution.

摘要翻译： 处理器可以节省微架构上下文以提高代码执行和电源管理的效率。 执行保存指令以在停止进程的执行的上下文切换时将微架构状态和处理器的体系结构状态存储在存储器的公共缓冲器中。 微架构状态包含执行该过程所产生的性能数据。 执行恢复指令以在恢复执行该过程时从公共缓冲器检索微架构状态和架构状态。 电源管理硬件然后使用微架构状态作为恢复执行的中间起点。

公开(公告)号：US20140006758A1

公开(公告)日：2014-01-02

申请号：US13538252

申请日：2012-06-29

申请人： Efraim Rotem ,  Eliezer Weissmann ,  Michael Mishaeli ,  Boris Ginzburg ,  Alon Naveh

发明人： Efraim Rotem ,  Eliezer Weissmann ,  Michael Mishaeli ,  Boris Ginzburg ,  Alon Naveh

IPC分类号： G06F9/312

CPC分类号： G06F9/30043 ,  G06F9/30123 ,  G06F9/3851 ,  G06F9/3863 ,  G06F9/461

摘要： A processor saves micro-architectural contexts to increase the efficiency of code execution and power management. A save instruction is executed to store a micro-architectural state and an architectural state of a processor in a common buffer of a memory upon a context switch that suspends the execution of a process. The micro-architectural state contains performance data resulting from the execution of the process. A restore instruction is executed to retrieve the micro-architectural state and the architectural state from the common buffer upon a resumed execution of the process. Power management hardware then uses the micro-architectural state as an intermediate starting point for the resumed execution.

摘要翻译： 处理器可以节省微架构上下文以提高代码执行和电源管理的效率。 执行保存指令以在停止进程的执行的上下文切换时将微架构状态和处理器的体系结构状态存储在存储器的公共缓冲器中。 微架构状态包含执行该过程所产生的性能数据。 执行恢复指令以在恢复执行该过程时从公共缓冲器检索微架构状态和架构状态。 电源管理硬件然后使用微架构状态作为恢复执行的中间起点。

公开(公告)号：US20150355705A1

公开(公告)日：2015-12-10

申请号：US14298171

申请日：2014-06-06

申请人： Eliezer Weissmann ,  Yoni Aizik ,  Doron Rajwan ,  Nir Rosenzweig ,  Efraim Rotem ,  Barnes Cooper ,  Paul S. Diefenbaugh ,  Guy M. Therien ,  Michael Mishaeli ,  Nadav Shulman ,  Ido Melamed ,  Niv Tokman ,  Alexander Gendler ,  Arik Gihon ,  Yevgeni Sabin ,  Hisham Abu Salah ,  Esfir Natanzon

发明人： Eliezer Weissmann ,  Yoni Aizik ,  Doron Rajwan ,  Nir Rosenzweig ,  Efraim Rotem ,  Barnes Cooper ,  Paul S. Diefenbaugh ,  Guy M. Therien ,  Michael Mishaeli ,  Nadav Shulman ,  Ido Melamed ,  Niv Tokman ,  Alexander Gendler ,  Arik Gihon ,  Yevgeni Sabin ,  Hisham Abu Salah ,  Esfir Natanzon

IPC分类号： G06F1/32

CPC分类号： G06F1/3287 ,  G06F1/3203 ,  G06F1/324 ,  G06F11/0757 ,  Y02D10/126 ,  Y02D10/171 ,  Y02D50/20

摘要： In an embodiment, a processor includes multiple cores and a power controller. The power controller may include a hardware duty cycle (HDC) logic to cause at least one logical processor of one of the cores to enter into a forced idle state even though the logical processor has a workload to execute. In addition, the HDC logic may cause the logical processor to exit the forced idle state prior to an end of an idle period if at least one other logical processor is prevented from entry into the forced idle state. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，处理器包括多个核心和功率控制器。 功率控制器可以包括硬件占空比（HDC）逻辑，以便即使逻辑处理器具有要执行的工作负载来使得一个核的至少一个逻辑处理器进入强制空闲状态。 此外，如果至少另外一个其他逻辑处理器被阻止进入强制空闲状态，则HDC逻辑可以导致逻辑处理器在空闲周期结束之前退出强制空闲状态。 描述和要求保护其他实施例。