公开(公告)号：US20100082871A1

公开(公告)日：2010-04-01

申请号：US12328690

申请日：2008-12-04

申请人： Michael Bruennert ,  Peter Gregorius ,  Georg Braun ,  Andreas Gartner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

发明人： Michael Bruennert ,  Peter Gregorius ,  Georg Braun ,  Andreas Gartner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

IPC分类号： G06F13/00

CPC分类号： G06F13/409

摘要： Distributed command and address bus architecture for memory modules and circuit boards is described. In one embodiment, a memory module includes a plurality of connector pins disposed on an edge of a circuit board, the plurality of connector pins comprising first pins coupled to a plurality of data bus lines, second pins coupled to a plurality of command and address bus lines, wherein the second pins are disposed in a first and a second region, wherein a portion of the first pins is disposed between the first and the second regions.

摘要翻译： 描述了内存模块和电路板的分布式命令和地址总线架构。 在一个实施例中，存储器模块包括设置在电路板边缘上的多个连接器引脚，所述多个连接器引脚包括耦合到多个数据总线的第一引脚，耦合到多个命令和地址总线的第二引脚 线，其中第二引脚设置在第一和第二区域中，其中第一引脚的一部分设置在第一和第二区域之间。

公开(公告)号：US20100062621A1

公开(公告)日：2010-03-11

申请号：US12209019

申请日：2008-09-11

申请人： MICHAEL BRUENNERT ,  Peter Gregorius ,  Georg Braun ,  Andreas Gartner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

发明人： MICHAEL BRUENNERT ,  Peter Gregorius ,  Georg Braun ,  Andreas Gartner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

IPC分类号： H05K1/00

CPC分类号： H05K1/141 ,  H05K1/144 ,  H05K3/326 ,  H05K3/328 ,  H05K3/366 ,  H05K3/4092 ,  H05K2201/0397 ,  H05K2201/042 ,  H05K2201/045 ,  H05K2201/10159 ,  H05K2203/049

摘要： Horizontal dual in-line memory modules are disclosed. In one embodiment, the memory module includes a circuit board, a plurality of memory chips attached to a top surface of the circuit board, and a plurality of connector contacts disposed under a back surface of the circuit board and extending away from the memory chips, the connector contacts being electrically coupled to the memory chips, the back surface opposite the top surface of the circuit board.

摘要翻译： 公开了水平双列直插式存储器模块。 在一个实施例中，存储器模块包括电路板，附接到电路板的顶表面的多个存储器芯片以及设置在电路板的背面下方并远离存储器芯片延伸的多个连接器触点， 连接器触点电耦合到存储器芯片，背面与电路板的顶表面相对。

公开(公告)号：US20100046266A1

公开(公告)日：2010-02-25

申请号：US12194414

申请日：2008-08-19

申请人： Michael Bruennert ,  Peter Gregorius ,  Georg Braun ,  Andreas Gaertner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

发明人： Michael Bruennert ,  Peter Gregorius ,  Georg Braun ,  Andreas Gaertner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

IPC分类号： G11C5/02 ,  G11C7/00 ,  G11C8/18 ,  H01L23/52 ,  H01L21/00

CPC分类号： G11C11/4097 ,  G11C5/025 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： Memory devices and memory modules are disclosed. In one embodiment, a memory device includes a semiconductor substrate having a first edge and a second edge opposed to the first edge. A plurality of memory banks is disposed at a central portion of the semiconductor substrate, each memory bank including a plurality of memory cells. A plurality of input/output contacts is disposed between the first edge and the memory banks. Delay locked loop circuitry is disposed adjacent the first edge. A plurality of address and command contacts is disposed between the second edge and the memory banks.

摘要翻译： 公开了存储器件和存储器模块。 在一个实施例中，存储器件包括具有第一边缘和与第一边缘相对的第二边缘的半导体衬底。 多个存储体设置在半导体衬底的中心部分，每个存储体包括多个存储单元。 多个输入/输出触点设置在第一边缘和存储体之间。 延迟锁定环电路设置在第一边缘附近。 多个地址和命令触点设置在第二边缘和存储体之间。

公开(公告)号：US20100032820A1

公开(公告)日：2010-02-11

申请号：US12187183

申请日：2008-08-06

申请人： Michael Bruennert ,  Peter Gregorius ,  Georg Braun ,  Andreas Gaertner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

发明人： Michael Bruennert ,  Peter Gregorius ,  Georg Braun ,  Andreas Gaertner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

IPC分类号： H01L23/52 ,  H01L21/00 ,  H05K7/00

CPC分类号： H01L25/0657 ,  H01L23/481 ,  H01L23/49811 ,  H01L24/48 ,  H01L24/49 ,  H01L25/0652 ,  H01L25/18 ,  H01L2224/0554 ,  H01L2224/05554 ,  H01L2224/05573 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06572 ,  H01L2924/00014 ,  H01L2924/01055 ,  H01L2924/14 ,  H01L2924/3011 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/0555 ,  H01L2224/0556

摘要： Memory modules, computing systems, and methods of manufacturing memory modules are disclosed. In one embodiment, a memory module includes a substrate having a first side and a second side opposed to the first side. A plurality of pins is disposed on the first side of the substrate. A first plurality of memory chips are arranged in a first chip layer, the first chip layer overlying the second side of the substrate. Electrical contacts of the first plurality of memory chips are electrically coupled to the pins. A second plurality of memory chips is arranged in a second chip layer, the second chip layer overlying the first chip layer. Electrical contacts of the second plurality of memory chips are electrically coupled to the pins.

摘要翻译： 公开了内存模块，计算系统和制造内存模块的方法。 在一个实施例中，存储器模块包括具有与第一侧相对的第一侧和第二侧的衬底。 多个引脚设置在基板的第一侧上。 第一多个存储器芯片布置在第一芯片层中，第一芯片层覆盖在基板的第二侧。 第一多个存储器芯片的电触点电连接到引脚。 第二多个存储器芯片被布置在第二芯片层中，第二芯片层覆盖第一芯片层。 第二多个存储器芯片的电触点电连接到引脚。

公开(公告)号：US07771206B2

公开(公告)日：2010-08-10

申请号：US12209019

申请日：2008-09-11

申请人： Michael Bruennert ,  Peter Gregorius ,  Georg Braun ,  Andreas Gärtner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

发明人： Michael Bruennert ,  Peter Gregorius ,  Georg Braun ,  Andreas Gärtner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

IPC分类号： H01R12/00

CPC分类号： H05K1/141 ,  H05K1/144 ,  H05K3/326 ,  H05K3/328 ,  H05K3/366 ,  H05K3/4092 ,  H05K2201/0397 ,  H05K2201/042 ,  H05K2201/045 ,  H05K2201/10159 ,  H05K2203/049

摘要： Horizontal dual in-line memory modules are disclosed. In one embodiment, the memory module includes a circuit board, a plurality of memory chips attached to a top surface of the circuit board, and a plurality of connector contacts disposed under a back surface of the circuit board and extending away from the memory chips, the connector contacts being electrically coupled to the memory chips, the back surface opposite the top surface of the circuit board.

摘要翻译： 公开了水平双列直插式存储器模块。 在一个实施例中，存储器模块包括电路板，附接到电路板的顶表面的多个存储器芯片以及设置在电路板的背面下方并远离存储器芯片延伸的多个连接器触点， 连接器触点电耦合到存储器芯片，背面与电路板的顶表面相对。

公开(公告)号：US08161219B2

公开(公告)日：2012-04-17

申请号：US12328690

申请日：2008-12-04

申请人： Michael Bruennert ,  Peter Gregorius ,  Georg Braun ,  Andreas Gärtner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

发明人： Michael Bruennert ,  Peter Gregorius ,  Georg Braun ,  Andreas Gärtner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

IPC分类号： G06F13/00

CPC分类号： G06F13/409

摘要： Distributed command and address bus architecture for memory modules and circuit boards is described. In one embodiment, a memory module includes a plurality of connector pins disposed on an edge of a circuit board, the plurality of connector pins comprising first pins coupled to a plurality of data bus lines, second pins coupled to a plurality of command and address bus lines, wherein the second pins are disposed in a first and a second region, wherein a portion of the first pins is disposed between the first and the second regions.

摘要翻译： 描述了内存模块和电路板的分布式命令和地址总线架构。 在一个实施例中，存储器模块包括设置在电路板边缘上的多个连接器引脚，所述多个连接器引脚包括耦合到多个数据总线的第一引脚，耦合到多个命令和地址总线的第二引脚 线，其中第二引脚设置在第一和第二区域中，其中第一引脚的一部分设置在第一和第二区域之间。

公开(公告)号：US07848153B2

公开(公告)日：2010-12-07

申请号：US12194414

申请日：2008-08-19

申请人： Michael Bruennert ,  Peter Gregorius ,  Georg Braun ,  Andreas Gaertner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

发明人： Michael Bruennert ,  Peter Gregorius ,  Georg Braun ,  Andreas Gaertner ,  Hermann Ruckerbauer ,  George William Alexander ,  Johannes Stecker

IPC分类号： G11C16/06

CPC分类号： G11C11/4097 ,  G11C5/025 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： Memory devices and memory modules are disclosed. In one embodiment, a memory device includes a semiconductor substrate having a first edge and a second edge opposed to the first edge. A plurality of memory banks is disposed at a central portion of the semiconductor substrate, each memory bank including a plurality of memory cells. A plurality of input/output contacts is disposed between the first edge and the memory banks. Delay locked loop circuitry is disposed adjacent the first edge. A plurality of address and command contacts is disposed between the second edge and the memory banks.

摘要翻译： 公开了存储器件和存储器模块。 在一个实施例中，存储器件包括具有第一边缘和与第一边缘相对的第二边缘的半导体衬底。 多个存储体设置在半导体衬底的中心部分，每个存储体包括多个存储单元。 多个输入/输出触点设置在第一边缘和存储体之间。 延迟锁定环电路设置在第一边缘附近。 多个地址和命令触点设置在第二边缘和存储体之间。

公开(公告)号：US20120290473A1

公开(公告)日：2012-11-15

申请号：US13106955

申请日：2011-05-13

申请人： Bradley Richard Ree ,  John Christopher Boot ,  George William Alexander

发明人： Bradley Richard Ree ,  John Christopher Boot ,  George William Alexander

IPC分类号： G06Q40/00

CPC分类号： G06Q10/00 ,  B60L53/14 ,  B60L53/30 ,  B60L53/305 ,  B60L53/65 ,  B60L53/665 ,  B60L2240/70 ,  G06Q20/145 ,  G06Q30/02 ,  G06Q50/00 ,  G07F15/005 ,  Y02T10/7005 ,  Y02T10/7088 ,  Y02T10/7291 ,  Y02T90/121 ,  Y02T90/128 ,  Y02T90/14 ,  Y02T90/16 ,  Y02T90/163 ,  Y02T90/169 ,  Y04S30/14

摘要： A system for use in managing charge station transaction data is provided. The system includes at least one charging station and a billing server coupled in communication with the at least one charging station. The billing server is configured to receive transaction data from the at least one charging station, consolidate the transaction data, and transmit the consolidated transaction data to an electronic payment processor.

摘要翻译： 提供了一种用于管理充电站交易数据的系统。 该系统包括耦合到与至少一个充电站通信的至少一个充电站和计费服务器。 计费服务器被配置为从至少一个充电站接收交易数据，合并交易数据，并将合并的交易数据发送到电子支付处理器。

公开(公告)号：US20120274287A1

公开(公告)日：2012-11-01

申请号：US13097902

申请日：2011-04-29

申请人： Bradley Richard Ree ,  John Christopher Boot ,  George William Alexander

发明人： Bradley Richard Ree ,  John Christopher Boot ,  George William Alexander

IPC分类号： H02J7/00

CPC分类号： B60L11/1846 ,  B60L3/0046 ,  B60L3/04 ,  B60L11/1816 ,  B60L11/1861 ,  B60L2210/30 ,  B60L2230/16 ,  B60L2230/40 ,  B60L2240/529 ,  B60L2240/549 ,  B60L2240/80 ,  B60L2250/10 ,  B60L2250/12 ,  B60L2250/16 ,  B60L2260/22 ,  B60L2270/32 ,  B60L2270/34 ,  H02J7/0003 ,  H02J7/0008 ,  H02J7/0021 ,  H02J7/0026 ,  Y02T10/7005 ,  Y02T10/7044 ,  Y02T10/705 ,  Y02T10/7055 ,  Y02T10/7088 ,  Y02T10/7241 ,  Y02T90/121 ,  Y02T90/127 ,  Y02T90/128 ,  Y02T90/14 ,  Y02T90/163 ,  Y02T90/168 ,  Y02T90/169 ,  Y04S30/12 ,  Y04S30/14

摘要： A system for monitoring operation of an electric vehicle charging station is provided. The system includes a battery charger configured to couple to a device for supplying current to the device, a current sensor coupled to the battery charger for measuring current supplied from the battery charger to the device, the current sensor configured to generate a measured current profile based on the measured current supplied to the device, and a processor coupled to the current sensor. The processor is configured to receive the measured current profile transmitted from the current sensor, and compare the measured current profile to at least one known current profile to monitor operation of the charging station.

摘要翻译： 提供一种用于监视电动车辆充电站的操作的系统。 该系统包括电池充电器，其被配置为耦合到用于向装置提供电流的装置，耦合到电池充电器的电流传感器，用于测量从电池充电器提供给装置的电流，该电流传感器被配置为生成基于测量的电流曲线 提供给设备的测量电流以及耦合到电流传感器的处理器。 处理器被配置为接收从当前传感器发送的测量的电流曲线，并且将测量的电流分布与至少一个已知的电流曲线进行比较，以监测充电站的操作。

公开(公告)号：US07539075B2

公开(公告)日：2009-05-26

申请号：US11860332

申请日：2007-09-24

申请人： Jennifer Faye Huckaby ,  George William Alexander ,  Steven Michael Baker ,  David SuitWai Ma

发明人： Jennifer Faye Huckaby ,  George William Alexander ,  Steven Michael Baker ,  David SuitWai Ma

IPC分类号： G11C5/14

CPC分类号： G11C16/30 ,  G11C16/20 ,  G11C29/021 ,  G11C29/028

摘要： Methods and apparatuses for adjusting trim settings for internally generated voltages of an integrated circuit device are provided. In one embodiment the apparatus receives a target digital value for an internally generated voltage, and compares the target digital value to a current digital value for the internally generated voltage. If the comparison indicates that a difference between the target digital value and the current digital value is greater than an allowable threshold, a trim setting used to trim the internally generated voltage is adjusted based on the difference. The trim setting may be adjusted until the difference between the target digital value and the current digital value is less than or equal to the allowable threshold.

摘要翻译： 提供了用于调整集成电路器件的内部产生的电压的调整设置的方法和装置。 在一个实施例中，设备接收内部产生的电压的目标数字值，并将目标数字值与内部产生的电压的当前数字值进行比较。 如果比较表明目标数字值与当前数字值之间的差异大于允许阈值，则根据该差异来调整用于修整内部产生的电压的修整设置。 可以调节修整设置，直到目标数字值与当前数字值之间的差小于或等于允许阈值。