利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

30 条记录 (耗时 0.02 秒)

    MEMORY CIRCUIT AND METHOD FOR REFRESHING DYNAMIC MEMORY CELLS
    2.
    发明申请
    MEMORY CIRCUIT AND METHOD FOR REFRESHING DYNAMIC MEMORY CELLS 审中-公开
    用于刷新动态记忆细胞的记忆电路和方法

    公开(公告)号：US20070258307A1

    公开(公告)日：2007-11-08

    申请号：US11742572

    申请日：2007-04-30

    申请人： Manfred Proell ,  Stephan Schroeder ,  Wolfgang Ruf ,  Hermann Haas

    发明人： Manfred Proell ,  Stephan Schroeder ,  Wolfgang Ruf ,  Hermann Haas

    IPC分类号： G11C7/00

    CPC分类号： G11C11/406 ,  G11C11/40615 ,  G11C11/40622

    摘要： A memory circuit comprises a memory cell array with dynamic memory cells arranged on word lines and bit lines, a selection unit providing selection information and a refresh circuit selecting the memory cells in each case in dependence on the selection information and refreshing the selected memory cells so that any information stored therein is retained in each case.

    摘要翻译： 存储器电路包括具有布置在字线和位线上的动态存储器单元的存储单元阵列，提供选择信息的选择单元和根据选择信息选择存储单元的刷新电路，并刷新所选择的存储器单元 在每种情况下保留其中存储的任何信息。

    Method and apparatus for testing a memory chip using a common node for multiple inputs and outputs
    4.
    发明授权
    Method and apparatus for testing a memory chip using a common node for multiple inputs and outputs 有权
    用于使用用于多个输入和输出的公共节点来测试存储器芯片的方法和装置

    公开(公告)号：US07877649B2

    公开(公告)日：2011-01-25

    申请号：US11934644

    申请日：2007-11-02

    申请人： Joerg Kliewer ,  Manfred Proell ,  Stephan Schroeder ,  Georg Eggers ,  Wolfgang Ruf ,  Hermann Hass

    发明人： Joerg Kliewer ,  Manfred Proell ,  Stephan Schroeder ,  Georg Eggers ,  Wolfgang Ruf ,  Hermann Hass

    IPC分类号： G11C29/00

    CPC分类号： G11C29/40 ,  G11C29/1201 ,  G11C29/26 ,  G11C29/48 ,  G11C29/56 ,  G11C2029/2602 ,  G11C2029/5602

    摘要： An apparatus and methods for testing an integrated device comprising memory a test device are provided. At least two data inputs of the memory are coupled to a data output of the test device. As an alternative, at least two data outputs of the memory are coupled to a data input of the test device. Test data are transferred from the test device to the memory chip and written to memory cells of the memory. Data are read from the memory cells of the memory and transferring from the memory to the test device. The data read from the memory chip are compared with the test data written to the memory in order to identify faults of the memory.

    摘要翻译： 提供一种用于测试包括存储器的测试装置的集成装置的装置和方法。 存储器的至少两个数据输入耦合到测试设备的数据输出。 作为替代，存储器的至少两个数据输出耦合到测试设备的数据输入。 测试数据从测试设备传输到存储器芯片并写入存储器的存储单元。 从存储器的存储单元读取数据并从存储器传送到测试设备。 将从存储器芯片读取的数据与写入存储器的测试数据进行比较，以识别存储器的故障。

    METHOD AND APPARATUS FOR TESTING A MEMORY CHIP
    5.
    发明申请
    METHOD AND APPARATUS FOR TESTING A MEMORY CHIP 有权
    用于测试记忆芯片的方法和装置

    公开(公告)号：US20080141075A1

    公开(公告)日：2008-06-12

    申请号：US11934644

    申请日：2007-11-02

    申请人： Joerg Kliewer ,  Manfred Proell ,  Stephan Schroeder ,  Georg Eggers ,  Wolfgang Ruf ,  Hermann Hass

    发明人： Joerg Kliewer ,  Manfred Proell ,  Stephan Schroeder ,  Georg Eggers ,  Wolfgang Ruf ,  Hermann Hass

    IPC分类号： G06F11/00 ,  G06F11/07 ,  G11C7/00

    CPC分类号： G11C29/40 ,  G11C29/1201 ,  G11C29/26 ,  G11C29/48 ,  G11C29/56 ,  G11C2029/2602 ,  G11C2029/5602

    摘要： An apparatus and methods for testing an integrated device comprising memory a test device are provided. At least two data inputs of the memory are coupled to a data output of the test device. As an alternative, at least two data outputs of the memory are coupled to a data input of the test device. Test data are transferred from the test device to the memory chip and written to memory cells of the memory. Data are read from the memory cells of the memory and transferring from the memory to the test device. The data read from the memory chip are compared with the test data written to the memory in order to identify faults of the memory.

    摘要翻译： 提供一种用于测试包括存储器的测试装置的集成装置的装置和方法。 存储器的至少两个数据输入耦合到测试设备的数据输出。 作为替代，存储器的至少两个数据输出耦合到测试设备的数据输入。 测试数据从测试设备传输到存储器芯片并写入存储器的存储单元。 从存储器的存储单元读取数据并从存储器传送到测试设备。 将从存储器芯片读取的数据与写入存储器的测试数据进行比较，以识别存储器的故障。

    Memory and method for improving the reliability of a memory having a used memory region and an unused memory region
    6.
    发明授权
    Memory and method for improving the reliability of a memory having a used memory region and an unused memory region 失效
    用于提高具有使用的存储器区域和未使用的存储器区域的存储器的可靠性的存储器和方法

    公开(公告)号：US07512023B2

    公开(公告)日：2009-03-31

    申请号：US11541442

    申请日：2006-09-29

    申请人： Manfred Proell ,  Stephan Schroeder

    发明人： Manfred Proell ,  Stephan Schroeder

    IPC分类号： G11C7/00

    CPC分类号： G11C29/24 ,  G11C29/88 ,  G11C29/883

    摘要： A method for improving the reliability of a memory having a used memory region and an unused memory region, wherein defect memory elements in the used memory region can be substituted by functional memory elements in the unused memory region, having the steps of providing the used memory region with a first stress sequence; and providing the unused memory region with a second stress sequence.

    摘要翻译： 一种用于提高具有使用的存储区域和未使用的存储器区域的存储器的可靠性的方法，其中所使用的存储器区域中的缺陷存储器元件可以由未使用的存储器区域中的功能存储元件代替，具有提供使用的存储器的步骤 具有第一应力序列的区域; 以及为第二应力序列提供未使用的存储区域。

    DEVICE AND METHOD FOR INTERNAL VOLTAGE MONITORING
    7.
    发明申请
    DEVICE AND METHOD FOR INTERNAL VOLTAGE MONITORING 审中-公开
    用于内部电压监测的装置和方法

    公开(公告)号：US20080219060A1

    公开(公告)日：2008-09-11

    申请号：US11962925

    申请日：2007-12-21

    申请人： Tobias Graf ,  Manfred Proell ,  Stephan Schroeder ,  Stefan Tuebel

    发明人： Tobias Graf ,  Manfred Proell ,  Stephan Schroeder ,  Stefan Tuebel

    IPC分类号： G11C7/00 ,  G11C29/00

    CPC分类号： G11C29/006 ,  G11C29/12005

    摘要： A memory device and method for internal voltage monitoring is disclosed. One embodiment includes at least one error register configured to store a particular error flag during the stress test. This error flag is generated if the supply voltage applied at the memory device during the test method in the memory device or an internally generated voltage of the memory device lies below a predetermined threshold value.

    摘要翻译： 公开了用于内部电压监视的存储器件和方法。 一个实施例包括配置成在压力测试期间存储特定错误标志的至少一个错误寄存器。 如果在存储器件中的测试方法期间在存储器件处施加的电源电压或存储器件的内部产生的电压的电源电压低于预定阈值，则产生该错误标志。

    Integrated semiconductor memory and method for operating an integrated semiconductor memory
    8.
    发明授权
    Integrated semiconductor memory and method for operating an integrated semiconductor memory 有权
    用于操作集成半导体存储器的集成半导体存储器和方法

    公开(公告)号：US07248536B2

    公开(公告)日：2007-07-24

    申请号：US11245455

    申请日：2005-10-06

    申请人： Stephan Schroeder ,  Arndt Gruber ,  Manfred Proell ,  Herbert Benzinger

    发明人： Stephan Schroeder ,  Arndt Gruber ,  Manfred Proell ,  Herbert Benzinger

    IPC分类号： G11C8/00

    CPC分类号： G11C29/025 ,  G11C7/18 ,  G11C8/08 ,  G11C11/401 ,  G11C11/4085 ,  G11C11/4097 ,  G11C29/02 ,  G11C2029/1202

    摘要： A semiconductor memory and a method for operating the latter in order are provided, at least in testwise fashion, to deactivate a word line segment (12) of a segmented word line not via a first line (21) otherwise used for deactivation, but rather via a second line (22) via that the word line segment (12) is otherwise activated. The second line (22) can optionally be biased with a second potential (Vpp) provided for activation or with a third potential (Vgnd). If the third potential (Vgnd) is used for at least temporarily deactivating the word line segment (12), the word line segment can be driven via a switching element (17), which couples the word line segment to the second line (22), without the complementary switching element (16) of the driver segment (20) having to be used for deactivation. It can thereby be ascertained which of two switching elements (16, 17) of the driver segment is defective and whether or not the semiconductor memory will function in a manner free of errors after permanent replacement of the word line on account of a floating potential of the tested word line segment (12).

    摘要翻译： 至少以测试方式，提供半导体存储器和用于依次操作的方法，以不经由用于去激活的第一行（21）去激活分段字线的字线段（12），而是 经由第二行（22）经由字线段（12）被另外激活。 第二行（22）可以可选地被提供用于激活或第三电位（Vgnd）的第二电位（Vpp）偏置。 如果第三电位（Vgnd）用于至少暂时禁用字线段（12），则可以经由将字线段耦合到第二线路（22）的开关元件（17）来驱动字线段， ，而驱动器段（20）的互补开关元件（16）必须用于去激活。 因此，可以确定驱动器段的两个开关元件（16,17）中的哪一个有缺陷，以及由于浮动电位的永久替换字线，半导体存储器是否以没有错误的方式起作用 经测试的字线段（12）。

    Semiconductor circuit and arrangement and method for monitoring fuses of a semiconductor circuit
    10.
    发明申请
    Semiconductor circuit and arrangement and method for monitoring fuses of a semiconductor circuit 审中-公开
    用于监测半导体电路的熔丝的半导体电路及其布置方法

    公开(公告)号：US20060192085A1

    公开(公告)日：2006-08-31

    申请号：US11341904

    申请日：2006-01-27

    申请人： Georg Eggers ,  Manfred Proell ,  Joerg Kliewer ,  Stephan Schroeder

    发明人： Georg Eggers ,  Manfred Proell ,  Joerg Kliewer ,  Stephan Schroeder

    IPC分类号： H01L31/00

    CPC分类号： H01L27/112 ,  H01L23/5258 ,  H01L27/105 ,  H01L27/11206 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A semiconductor circuit comprises a fuse and a photoelement. A conduction layer of the fuse at least partly shades a photosensor region of the photoelement from a light bundle falling onto the semiconductor circuit. An arrangement for electro-optical monitoring of fuses of a semiconductor circuit additionally comprises an illumination device for generating the light bundle and a measuring device connected to two of the terminal contacts of the semiconductor circuit. In a method for the electro-optical monitoring of fuses of a semiconductor circuit a measuring device is connected to two of the terminal contacts and the semiconductor circuit is illuminated with a light bundle.

    摘要翻译： 半导体电路包括保险丝和光电元件。 熔丝的导电层至少部分地将光电元件的光电传感器区域从落在半导体电路上的光束遮蔽。 用于半导体电路的熔丝的电光监视的装置还包括用于产生光束的照明装置和连接到半导体电路的两个端子触点的测量装置。 在半导体电路的保险丝的电光监测方法中，测量装置连接到两个端子触点，半导体电路用光束照射。