公开(公告)号：US06174737B1

公开(公告)日：2001-01-16

申请号：US09339460

申请日：1999-06-24

申请人： Mark Durlam ,  Gloria Kerszykowski ,  Jon Slaughter ,  Theodore Zhu ,  Eugene Chen ,  Saied N. Tehrani ,  Kelly W. Kyler

发明人： Mark Durlam ,  Gloria Kerszykowski ,  Jon Slaughter ,  Theodore Zhu ,  Eugene Chen ,  Saied N. Tehrani ,  Kelly W. Kyler

IPC分类号： H01L2100

CPC分类号： H01L27/228 ,  B82Y10/00 ,  G11C11/15 ,  H01L27/224

摘要： An improved and novel MRAM device with magnetic memory elements and circuitry for controlling magnetic memory elements is provided. The circuitry, for example, transistor (12a) having a gate (17a), a drain (18) and a source (16a) is integrated on a substrate (11) and coupled to a magnetic memory element (43) on the circuitry through a plug conductor (19a) and a conductor line (45). The circuitry is fabricated first under the CMOS process and then magnetic memory elements (43, 44). Digit line (29) and bit line (48) are placed under and on top of magnetic memory element (43), respectively, and enabled to access magnetic memory element (43). These lines are enclosed by a high permeability layer (31, 56, 58) excluding a surface facing magnetic memory element (43), which shields and focuses a magnetic field toward magnetic memory element (43).

摘要翻译： 提供了一种具有磁存储器元件和用于控制磁存储元件的电路的改进和新颖的MRAM器件。 电路，例如具有栅极（17a），漏极（18）和源极（16a）的晶体管（12a）集成在衬底（11）上并且耦合到电路上的磁存储元件（43），通过 插头导体（19a）和导线（45）。 首先在CMOS工艺之下制造电路，然后制造磁存储元件（43,44）。 数字线（29）和位线（48）分别放置在磁存储元件（43）的下面和顶部，并且能够访问磁存储元件（43）。 这些线被除了面向磁性存储元件（43）的高磁导率层（31,56,58）包围，磁性层屏蔽并将磁场聚焦到磁性存储元件（43）。

公开(公告)号：US5940319A

公开(公告)日：1999-08-17

申请号：US144686

申请日：1998-08-31

申请人： Mark Durlam ,  Gloria Kerszykowski ,  Jon Slaughter ,  Theodore Zhu ,  Eugene Chen ,  Saied N. Tehrani ,  Kelly W. Kyler

发明人： Mark Durlam ,  Gloria Kerszykowski ,  Jon Slaughter ,  Theodore Zhu ,  Eugene Chen ,  Saied N. Tehrani ,  Kelly W. Kyler

IPC分类号： G11C11/15 ,  H01L21/8246 ,  H01L27/22 ,  G11C11/14

CPC分类号： H01L27/228 ,  B82Y10/00 ,  G11C11/15 ,  H01L27/224

摘要： An improved and novel MRAM device with magnetic memory elements and circuitry for controlling magnetic memory elements is provided. The circuitry, for example, transistor (12a) having a gate (17a), a drain (18) and a source (16a) is integrated on a substrate (11) and coupled to a magnetic memory element (43) on the circuitry through a plug conductor (19a) and a conductor line (45). The circuitry is fabricated first under the CMOS process and then magnetic memory elements (43, 44). Digit line (29) and bit line (48) are placed under and on top of magnetic memory element (43), respectively, and enabled to access magnetic memory element (43). These lines are enclosed by a high permeability layer (31, 56, 58) excluding a surface facing magnetic memory element (43), which shields and focuses a magnetic field toward magnetic memory element (43).

摘要翻译： 提供了一种具有磁存储器元件和用于控制磁存储元件的电路的改进和新颖的MRAM器件。 电路，例如具有栅极（17a），漏极（18）和源极（16a）的晶体管（12a）集成在衬底（11）上并且耦合到电路上的磁存储元件（43），通过 插头导体（19a）和导线（45）。 首先在CMOS工艺之下制造电路，然后制造磁存储元件（43,44）。 数字线（29）和位线（48）分别放置在磁存储元件（43）的下面和顶部，并且能够访问磁存储元件（43）。 这些线被除了面向磁性存储元件（43）的高磁导率层（31,56,58）包围，磁性层屏蔽并将磁场聚焦到磁性存储元件（43）。

公开(公告)号：US6153443A

公开(公告)日：2000-11-28

申请号：US216821

申请日：1998-12-21

申请人： Mark Durlam ,  Gloria Kerszykowski ,  Jon M. Slaughter ,  Eugene Chen ,  Saied N. Tehrani ,  Kelly W. Kyler ,  X. Theodore Zhu

发明人： Mark Durlam ,  Gloria Kerszykowski ,  Jon M. Slaughter ,  Eugene Chen ,  Saied N. Tehrani ,  Kelly W. Kyler ,  X. Theodore Zhu

IPC分类号： G11C11/14 ,  G11C11/15 ,  H01F10/14 ,  H01L21/8246 ,  H01L27/105 ,  H01L27/115 ,  H01L27/22 ,  H01L43/08 ,  H01L21/00

CPC分类号： H01L27/228 ,  B82Y10/00 ,  G11C11/15 ,  H01L27/115

摘要： An improved and novel fabrication method for magnetoresistive random access memory (MRAM) is provided. An MRAM device has memory elements and circuitry for managing the memory elements. The circuitry includes transistor (12a), digit line (29), etc., which are integrated on a substrate (11). The circuitry is fabricated first under the CMOS process and then magnetic memory elements (53, 54). A dielectric layer (40, 41) is deposited on the circuit, and trenches (42, 43) are formed in the dielectric layer. A blanket layer (46), which includes magnetic layers (48, 49) and a non-magnetic layer (50) sandwiched by the magnetic layers, is deposited on dielectric layer (41) and in the trenches. Then, the blanket layer outside the trenches is removed and MRAM elements (53, 54) are formed in the trenches.

摘要翻译： 提供了一种用于磁阻随机存取存储器（MRAM）的改进和新颖的制造方法。 MRAM设备具有用于管理存储器元件的存储器元件和电路。 电路包括集成在基板（11）上的晶体管（12a），数字线（29）等。 首先在CMOS工艺之下制造电路，然后制造磁存储元件（53,54）。 电介质层（40,41）沉积在电路上，并在电介质层中形成沟槽（42,43）。 包含磁性层（48,49）和由磁性层夹着的非磁性层（50）的覆盖层（46）沉积在电介质层（41）和沟槽中。 然后，去除沟槽外的覆盖层，并在沟槽中形成MRAM元件（53,54）。

公开(公告)号：US06365419B1

公开(公告)日：2002-04-02

申请号：US09649114

申请日：2000-08-28

申请人： Mark Durlam ,  Mark DeHerrera ,  Eugene Chen ,  Saied Tehrani ,  Gloria Kerszykowski ,  Peter K. Naji ,  Jon Slaughter ,  Kelly W. Kyler

发明人： Mark Durlam ,  Mark DeHerrera ,  Eugene Chen ,  Saied Tehrani ,  Gloria Kerszykowski ,  Peter K. Naji ,  Jon Slaughter ,  Kelly W. Kyler

IPC分类号： H01L2100

CPC分类号： H01L27/228 ,  B82Y10/00 ,  H01L43/12

摘要： A method of fabricating an MRAM cell includes providing an isolation transistor on a semiconductor substrate and forming an interconnect stack on the substrate in communication with one terminal of the transistor. A via is formed on the upper end of the stack so as to extend from a position below the digit line to a position above the digit line. The via also extends above the upper surface of a dielectric layer to provide an alignment key. A MTJ memory cell is positioned on the upper surface in contact with the via, and the ends of a free layer of magnetic material are spaced from the ends of a pinned edge of magnetic material by using sidewall spacers and selective etching.

摘要翻译： 制造MRAM单元的方法包括在半导体衬底上提供隔离晶体管，并在衬底上形成与晶体管的一个端子连通的互连叠层。 通孔形成在堆叠的上端，以从数字线下方的位置延伸到数字线上方的位置。 通孔也延伸到电介质层的上表面之上，以提供对准键。 MTJ存储单元位于与通孔接触的上表面上，并且通过使用侧壁间隔件和选择性蚀刻，磁性材料的自由层的端部与磁性材料的被钉扎边缘的端部间隔开。

公开(公告)号：US5512518A

公开(公告)日：1996-04-30

申请号：US254209

申请日：1994-06-06

申请人： Jaeshin Cho ,  Kelly W. Kyler ,  Wayne A. Cronin ,  Mark Durlam ,  Jonathan K. Abrokwah

发明人： Jaeshin Cho ,  Kelly W. Kyler ,  Wayne A. Cronin ,  Mark Durlam ,  Jonathan K. Abrokwah

IPC分类号： H01L21/28 ,  H01L21/033 ,  H01L21/283 ,  H01L21/338 ,  H01L29/812 ,  H01L21/265

CPC分类号： H01L29/66878 ,  H01L21/0337 ,  H01L29/812

摘要： A manufacturable III-V semiconductor structure having small geometries is fabricated. A silicon nitride layer is formed on a III-V semiconductor material and a dielectric layer comprised of aluminum is formed on the silicon nitride layer. Another dielectric layer comprised of silicon and oxygen is formed over the dielectric layer comprised of aluminum. The dielectric layer comprised of aluminum acts as an etch stop for the etching of the dielectric layer comprised of silicon and oxygen with a high power reactive ion etch. The dielectric layer comprised of aluminum may then be etched with a wet etchant which does not substantially etch the silicon nitride layer. Damage to the surface of the semiconductor material by exposure to the high power reactive ion etch is prevented by forming the dielectric layer comprised of aluminum between the silicon nitride layer and the dielectric layer comprised of silicon and oxygen.

摘要翻译： 制造具有小几何形状的可制造的III-V半导体结构。 在III-V族半导体材料上形成氮化硅层，在氮化硅层上形成由铝构成的电介质层。 在由铝组成的电介质层上形成由硅和氧组成的另一介质层。 由铝构成的电介质层作为用于通过高功率反应离子蚀刻蚀刻由硅和氧构成的电介质层的蚀刻停止。 然后可以用不会基本上蚀刻氮化硅层的湿蚀刻剂来蚀刻由铝组成的电介质层。 通过在氮化硅层和由硅和氧构成的电介质层之间形成由铝组成的电介质层来防止通过暴露于高功率反应离子蚀刻对半导体材料的表面的损伤。

公开(公告)号：US06783994B2

公开(公告)日：2004-08-31

申请号：US10133136

申请日：2002-04-26

申请人： Nicholas D. Rizzo ,  Kelly W. Kyler ,  Gregory W. Grynkewich

发明人： Nicholas D. Rizzo ,  Kelly W. Kyler ,  Gregory W. Grynkewich

IPC分类号： H01L2100

CPC分类号： H01L27/228 ,  B82Y10/00 ,  G11C11/15 ,  G11C11/16 ,  H01L21/76838 ,  H01L43/12

摘要： A method of fabricating a magnetoresistive random access memory device comprising the steps of providing a substrate, forming a first conductive layer positioned on the substrate, forming a conductive material stack region with a flat surface, the conductive material stack region being positioned on a portion of the first conductive layer, and forming a magnetoresistive random access memory device positioned on the flat surface of the conductive material stack region, the magnetoresistive random access memory device being isolated from the first conductive layer and subsequent layers grown thereon.

摘要翻译： 一种制造磁阻随机存取存储器件的方法，包括以下步骤：提供衬底，形成位于衬底上的第一导电层，形成具有平坦表面的导电材料堆叠区域，所述导电材料堆叠区域位于 所述第一导电层，以及形成位于所述导电材料堆叠区域的平坦表面上的磁阻随机存取存储器件，所述磁阻随机存取存储器件与所述第一导电层及其后生长的层隔离。

公开(公告)号：US07105363B2

公开(公告)日：2006-09-12

申请号：US11082617

申请日：2005-03-16

申请人： Mark A. Durlam ,  Jeffrey H. Baker ,  Brian R. Butcher ,  Mark F. Deherrera ,  John J. D'Urso ,  Earl D. Fuchs ,  Gregory W. Grynkewich ,  Kelly W. Kyler ,  Jaynal A. Molla ,  J. Jack Ren ,  Nicholas D. Rizzo

发明人： Mark A. Durlam ,  Jeffrey H. Baker ,  Brian R. Butcher ,  Mark F. Deherrera ,  John J. D'Urso ,  Earl D. Fuchs ,  Gregory W. Grynkewich ,  Kelly W. Kyler ,  Jaynal A. Molla ,  J. Jack Ren ,  Nicholas D. Rizzo

IPC分类号： H01L21/00

CPC分类号： H01L27/222 ,  G11C11/15 ,  H01L28/10 ,  H01L43/12

摘要： A method for fabricating a cladded conductor (42) for use in a magnetoelectronics device is provided. The method includes providing a substrate (10) and forming a conductive barrier layer (12) overlying the substrate (10). A dielectric layer (16) is formed overlying the conductive barrier layer (12) and a conducting line (20) is formed within a portion of the dielectric layer (16). The dielectric layer (16) is removed and a flux concentrator (30) is formed overlying the conducting line (20).

摘要翻译： 提供一种用于制造用于磁电装置的包层导体（42）的方法。 该方法包括提供衬底（10）并形成覆盖衬底（10）的导电阻挡层（12）。 形成在导电阻挡层（12）上方的电介质层（16），并且在电介质层（16）的一部分内形成导电线（20）。 去除电介质层（16），并且形成覆盖导线（20）的集流器（30）。

公开(公告)号：US06885074B2

公开(公告)日：2005-04-26

申请号：US10306250

申请日：2002-11-27

申请人： Mark A. Durlam ,  Jeffrey H. Baker ,  Brian R. Butcher ,  Mark F. Deherrera ,  John J. D'Urso ,  Earl D. Fuchs ,  Gregory W. Grynkewich ,  Kelly W. Kyler ,  Jaynal A. Molla ,  J. Jack Ren ,  Nicholas D. Rizzo

发明人： Mark A. Durlam ,  Jeffrey H. Baker ,  Brian R. Butcher ,  Mark F. Deherrera ,  John J. D'Urso ,  Earl D. Fuchs ,  Gregory W. Grynkewich ,  Kelly W. Kyler ,  Jaynal A. Molla ,  J. Jack Ren ,  Nicholas D. Rizzo

IPC分类号： G11C11/15 ,  H01L21/02 ,  H01L27/22 ,  H01L43/12 ,  H01L29/82 ,  H01L27/14

CPC分类号： H01L27/222 ,  G11C11/15 ,  H01L28/10 ,  H01L43/12

摘要： A method for fabricating a cladded conductor (42) for use in a magnetoelectronics device is provided. The method includes providing a substrate (10) and forming a conductive barrier layer (12) overlying the substrate (10). A dielectric layer (16) is formed overlying the conductive barrier layer (12) and a conducting line (20) is formed within a portion of the dielectric layer (16). The dielectric layer (16) is removed and a flux concentrator (30) is formed overlying the conducting line (20).

摘要翻译： 提供一种用于制造用于磁电装置的包层导体（42）的方法。 该方法包括提供衬底（10）并形成覆盖衬底（10）的导电阻挡层（12）。 形成在导电阻挡层（12）上方的电介质层（16），并且在电介质层（16）的一部分内形成导电线（20）。 去除电介质层（16），并且形成覆盖导线（20）的集流器（30）。

公开(公告)号：US20080296711A1

公开(公告)日：2008-12-04

申请号：US11755498

申请日：2007-05-30

申请人： Kelly W. Kyler ,  Kerry J. Nagel ,  Piyush M. Shah

发明人： Kelly W. Kyler ,  Kerry J. Nagel ,  Piyush M. Shah

IPC分类号： H01L29/82 ,  H01L21/8246

CPC分类号： H01L43/12 ,  B82Y10/00 ,  H01L27/222

摘要： A magnetoelectronic device structure 20 includes programming lines 26 and 28 and a magnetoelectronic device 24 between the programming lines 26 and 28. In one embodiment, layers 38, 40, and 42 of a colloidal dispersion of an electrically insulating material and magnetic particles are positioned between the magnetoelectronic device 24 and the programming lines 26 and 28. The magnetic particles cause the colloidal dispersion to have an enhanced magnetic permeability property. The layers 38, 40, and 42 are disposed by a spin coating technique.

摘要翻译： 磁电子器件结构20包括编程线26和28以及编程线26和28之间的磁电子器件24.在一个实施例中，电绝缘材料和磁性颗粒的胶体分散体的层38,40和42位于 磁电子器件24和编程线26和28.磁性颗粒使胶体分散体具有增强的磁导率性质。 层38,40和42通过旋涂技术设置。

公开(公告)号：US06518071B1

公开(公告)日：2003-02-11

申请号：US10109429

申请日：2002-03-28

申请人： Mark A. Durlam ,  Mark F. Deherrera ,  Kelly W. Kyler ,  Brian R. Butcher ,  Gregory W. Grynkewich ,  Steven M. Smith ,  Charles Snyder ,  Jon M. Slaughter

发明人： Mark A. Durlam ,  Mark F. Deherrera ,  Kelly W. Kyler ,  Brian R. Butcher ,  Gregory W. Grynkewich ,  Steven M. Smith ,  Charles Snyder ,  Jon M. Slaughter

IPC分类号： H01L2100

CPC分类号： H01L43/12

摘要： A method of fabricating a MRAM device with a taper comprising the steps of providing a substrate, forming a dielectric region with positioned on the substrate, patterning and isotropically etching through the dielectric region to the substrate to form a trench, depositing the MRAM device within the trench wherein the MRAM device includes a first ferromagnetic region with a width positioned on the substrate, a non-ferromagnetic spacer layer with a width positioned on the first ferromagnetic region, and a second ferromagnetic region with a width positioned on the non-ferromagnetic spacer layer wherein the taper is formed by making the width of the first ferromagnetic region greater than the width of the non-ferromagnetic spacer layer, and the width of the non-ferromagnetic spacer layer greater than the width of the second ferromagnetic region so that the first ferromagnetic region is separated from the second ferromagnetic region.

摘要翻译： 一种制造具有锥形的MRAM器件的方法，包括以下步骤：提供衬底，形成位于衬底上的电介质区域，对介质区域进行图案化和各向同性地蚀刻到衬底以形成沟槽，将MRAM器件沉积在 沟槽，其中MRAM器件包括位于衬底上的宽度的第一铁磁区域，具有位于第一铁磁区域上的宽度的非铁磁间隔层，以及位于非铁磁间隔层上的宽度的第二铁磁区域 其中所述锥形通过使所述第一铁磁性区域的宽度大于所述非铁磁间隔层的宽度而形成，并且所述非铁磁隔离层的宽度大于所述第二铁磁区域的宽度，使得所述第一铁磁性区域 区域与第二铁磁区域分离。