利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

56 条记录 (耗时 0.026 秒)

    OBJECT-AWARE STORAGE
    1.
    发明申请
    OBJECT-AWARE STORAGE 审中-公开
    对象存储

    公开(公告)号：US20130282992A1

    公开(公告)日：2013-10-24

    申请号：US13976582

    申请日：2011-12-22

    申请人： Michael P. Mesnier ,  Shekhar Y. Borkar ,  Mesut A. Ergin

    发明人： Michael P. Mesnier ,  Shekhar Y. Borkar ,  Mesut A. Ergin

    IPC分类号： G06F3/06

    CPC分类号： G06F3/0604 ,  G06F3/0667 ,  G06F13/385

    摘要： A storage unit may have an associated processor and storage controller. The storage controller associated with the storage unit may store a mapping of objects (i.e., data) to blocks in the storage unit. This mapping may be received from another source, such as a file system, database, or software application, among other possibilities. The processor associated with the storage unit may execute operation s on the objects stored in the storage unit.

    摘要翻译： 存储单元可以具有相关联的处理器和存储控制器。 与存储单元相关联的存储控制器可以存储对象（即，数据）到存储单元中的块的映射。 该映射可以从其他来源（诸如文件系统，数据库或软件应用程序）等接收，以及其他可能性。 与存储单元相关联的处理器可以对存储在存储单元中的对象执行操作。

    ERROR MANAGEMENT ACROSS HARDWARE AND SOFTWARE LAYERS
    2.
    发明申请
    ERROR MANAGEMENT ACROSS HARDWARE AND SOFTWARE LAYERS 审中-公开
    硬件和软件层之间的错误管理

    公开(公告)号：US20120221884A1

    公开(公告)日：2012-08-30

    申请号：US13036826

    申请日：2011-02-28

    申请人： Nicholas P. Carter ,  Donald S. Gardner ,  Eric C. Hannah ,  Helia Naeimi ,  Shekhar Y. Borkar ,  Matthew Haycock

    发明人： Nicholas P. Carter ,  Donald S. Gardner ,  Eric C. Hannah ,  Helia Naeimi ,  Shekhar Y. Borkar ,  Matthew Haycock

    IPC分类号： G06F11/07

    CPC分类号： G06F11/0781 ,  G06F11/0772 ,  G06F11/0793 ,  G06F11/1425 ,  G06F11/1428

    摘要： Generally, this disclosure provides error management across hardware and software layers to enable hardware and software to deliver reliable operation in the face of errors and hardware variation due to aging, manufacturing tolerances, etc. In one embodiment, an error management module is provided that gathers information from the hardware and software layers, and detects and diagnoses errors. A hardware or software recovery technique may be selected to provide efficient operation, and, in some embodiments, the hardware device may be reconfigured to prevent future errors and to permit the hardware device to operate despite a permanent error.

    摘要翻译： 通常，本公开提供跨越硬件和软件层的错误管理，以使硬件和软件能够在由于老化，制造公差等导致的错误和硬件变化的情况下提供可靠的操作。在一个实施例中，提供了一种错误管理模块， 来自硬件和软件层的信息，并检测和诊断错误。 可以选择硬件或软件恢复技术来提供有效的操作，并且在一些实施例中，硬件设备可以被重新配置以防止将来的错误，并允许硬件设备在永久性错误的情况下操作。

    Software control of transistor body bias in controlling chip parameters
    4.
    发明授权
    Software control of transistor body bias in controlling chip parameters 有权
    控制芯片参数的晶体管体偏置的软件控制

    公开(公告)号：US06484265B2

    公开(公告)日：2002-11-19

    申请号：US09224573

    申请日：1998-12-30

    申请人： Shekhar Y. Borkar ,  Vivek K. De ,  Ali Keshavarzi ,  Siva G. Narendra

    发明人： Shekhar Y. Borkar ,  Vivek K. De ,  Ali Keshavarzi ,  Siva G. Narendra

    IPC分类号： G06F132

    CPC分类号： G06F1/324 ,  G06F1/26 ,  G06F1/32 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/172

    摘要： In some embodiments, the invention includes a system having a processor and control circuitry. The control circuitry controls a setting of a body bias signal to control body biases provided in the processor to at least partially control a parameter of the processor, wherein the control circuitry controls the setting responsive to processor signal resulting for execution of software. The control circuitry may further control settings of a supply voltage signal and a clock signal to control the parameter. More than one parameter may be controlled. Examples of the parameters include performance, power consumption, and temperature.

    摘要翻译： 在一些实施例中，本发明包括具有处理器和控制电路的系统。 控制电路控制身体偏置信号的设置以控制处理器中提供的身体偏压，以至少部分地控制处理器的参数，其中控制电路根据处理器信号控制结果，从而执行软件。 控制电路还可以控制电源电压信号和时钟信号的设置以控制参数。 可以控制多个参数。 参数的示例包括性能，功耗和温度。

    Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
    5.
    发明授权
    Method and apparatus for power throttling in a microprocessor using a closed loop feedback system 有权
    使用闭环反馈系统在微处理器中进行功率节流的方法和装置

    公开(公告)号：US06415388B1

    公开(公告)日：2002-07-02

    申请号：US09183255

    申请日：1998-10-30

    申请人： Chris S. Browning ,  Shekhar Y. Borkar ,  Gregory E. Dermer

    发明人： Chris S. Browning ,  Shekhar Y. Borkar ,  Gregory E. Dermer

    IPC分类号： G05D2300

    CPC分类号： G06F1/3228 ,  G06F1/206 ,  G06F1/26 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/16 ,  Y02D10/172

    摘要： A method and apparatus for power throttling in a microprocessor. A voltage source supplies voltage to the microprocessor, and a clock source operates the microprocessor at a desired frequency. In one embodiment, a power monitor is configured to measure the short term power consumption of the microprocessor. In another embodiment, a temperature sensor measures the temperature of the microprocessor. Control logic is coupled to the voltage source and the clock source. The control logic receives an indication of the power consumption or temperature, as applicable, and compares it to a predetermined value. In response to the comparison, the control logic varies the supply voltage and the frequency.

    摘要翻译： 一种用于微处理器中功率节流的方法和装置。 电压源向微处理器提供电压，并且时钟源以期望的频率操作微处理器。 在一个实施例中，功率监视器被配置为测量微处理器的短期功耗。 在另一个实施例中，温度传感器测量微处理器的温度。 控制逻辑耦合到电压源和时钟源。 控制逻辑接收能量消耗或温度的指示，并将其与预定值进行比较。 响应于比较，控制逻辑改变电源电压和频率。

    Transistor group mismatch detection and reduction
    6.
    发明授权
    Transistor group mismatch detection and reduction 有权
    晶体管组不匹配检测和还原

    公开(公告)号：US06272666B1

    公开(公告)日：2001-08-07

    申请号：US09224574

    申请日：1998-12-30

    申请人： Shekhar Y. Borkar ,  Vivek K. De ,  Ali Keshavarzi ,  Siva G. Narendra

    发明人： Shekhar Y. Borkar ,  Vivek K. De ,  Ali Keshavarzi ,  Siva G. Narendra

    IPC分类号： G06F1750

    CPC分类号： G01R31/2882 ,  G01R31/3016

    摘要： In some embodiments, the invention includes a system having first and second domains. The system includes a first performance detection circuitry including some transistors of the first domain to provide a first performance rating signal indicative of transistor switching rates of the first domain. The system includes second performance detection circuitry including some transistors of the second domain to provide a second performance rating signal indicative of transistor switching rates the second domain. The system further includes control circuitry to receive the first and second performance rating signals and control a setting for a body bias signal for the first domain and control a setting for a body bias signal for the second domain responsive to the performance rating signals. In some embodiments, the control circuitry also provides supply voltage signals and clock signals responsive to the performance signals. The first and second domains may have clock signals with the same frequency and the bias values are set such that the transistors of the first and second domains can switch properly while the first and second domains have the clock signals and wherein one of the first and second domains operates at less than optimal performance.

    摘要翻译： 在一些实施例中，本发明包括具有第一和第二域的系统。 该系统包括第一性能检测电路，其包括第一域的一些晶体管，以提供指示第一域的晶体管切换速率的第一性能评估信号。 该系统包括第二性能检测电路，其包括第二域的一些晶体管，以提供指示第二域的晶体管切换速率的第二性能评估信号。 该系统还包括控制电路，用于接收第一和第二性能评定信号并且控制针对第一域的体偏置信号的设置，并且响应于性能等级信号来控制针对第二域的体偏置信号的设置。 在一些实施例中，控制电路还响应于性能信号提供电源电压信号和时钟信号。 第一和第二域可以具有相同频率的时钟信号，并且偏置值被设置为使得第一和第二域的晶体管可以正确地切换，而第一和第二域具有时钟信号，并且其中第一和第二域中的一个 域以不到最佳性能运行。

    Simultaneous transmission and reception of signals in different frequency bands over a bus line
    10.
    发明授权
    Simultaneous transmission and reception of signals in different frequency bands over a bus line 有权
    在总线上同时发送和接收不同频段的信号

    公开(公告)号：US07177288B2

    公开(公告)日：2007-02-13

    申请号：US09998008

    申请日：2001-11-28

    申请人： Stephen R. Mooney ,  Aaron K. Martin ,  Matthew B. Haycock ,  Bryan K. Casper ,  Shekhar Y. Borkar ,  Joseph T. Kennedy ,  James E. Jaussi

    发明人： Stephen R. Mooney ,  Aaron K. Martin ,  Matthew B. Haycock ,  Bryan K. Casper ,  Shekhar Y. Borkar ,  Joseph T. Kennedy ,  James E. Jaussi

    IPC分类号： H04L5/14

    CPC分类号： H04L5/1423

    摘要： A device includes a bus, a first transmitter connected to the bus and configured to transmit a first signal over the bus in a first frequency band, a second transmitter connected to the bus and configured to transmit a second signal over the bus in a second frequency band at the same time that the first transmitter is transmitting the first signal, a first receiver connected to the bus and configured to receive the first signal transmitted over the bus in the first frequency band, and a second receiver connected to the bus and configured to receive the second signal transmitted over the bus in the second frequency band. The first frequency band and the second frequency band occupy different portions of the frequency spectrum.

    摘要翻译： 一种设备包括总线，连接到总线的第一发射机，并且被配置为在第一频带中通过总线传输第一信号，第二发射器连接到总线并且被配置为以第二频率通过总线发送第二信号 与第一发射机正在发送第一信号的同时，连接到总线并被配置为接收通过总线在第一频带中发送的第一信号的第一接收机和连接到总线的第二接收机，并且被配置为 接收在第二频带中通过总线发送的第二信号。 第一频带和第二频带占据频谱的不同部分。