利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

30 条记录 (耗时 0.019 秒)

    Firmware assisted error handling scheme
    4.
    发明申请
    Firmware assisted error handling scheme 有权
    固件辅助错误处理方案

    公开(公告)号：US20080288815A1

    公开(公告)日：2008-11-20

    申请号：US11804105

    申请日：2007-05-16

    申请人： Mohan Kumar ,  Sarathy Jayakumar

    发明人： Mohan Kumar ,  Sarathy Jayakumar

    IPC分类号： G06F11/07

    CPC分类号： G06F11/34 ,  G06F11/0706 ,  G06F11/0769

    摘要： A firmware assisted error handling scheme in a computer system has been disclosed. In one embodiment, firmware is used to access one or more hardware-specific error registers within the computer system in response to a system management interrupt (SMI) trap. Using the firmware, an error record in a common error record format is constructed. The error record is made available to an operating system (OS) within the computer system.

    摘要翻译： 已经公开了计算机系统中的固件辅助错误处理方案。 在一个实施例中，响应于系统管理中断（SMI）陷阱，固件用于访问计算机系统内的一个或多个硬件特定的错误寄存器。 使用固件，构建一个常见错误记录格式的错误记录。 错误记录可用于计算机系统内的操作系统（OS）。

    FIRMWARE ASSISTED ERROR HANDLING SCHEME
    5.
    发明申请
    FIRMWARE ASSISTED ERROR HANDLING SCHEME 有权
    固件协助错误处理方案

    公开(公告)号：US20130254602A1

    公开(公告)日：2013-09-26

    申请号：US13891022

    申请日：2013-05-09

    申请人： Mohan Kumar ,  Sarathy Jayakumar

    发明人： Mohan Kumar ,  Sarathy Jayakumar

    IPC分类号： G06F11/34

    CPC分类号： G06F11/34 ,  G06F11/0706 ,  G06F11/0769

    摘要： A firmware assisted error handling scheme in a computer system has been disclosed. In one embodiment, firmware is used to access one or more hardware-specific error registers within the computer system in response to a system management interrupt (SMI) trap. Using the firmware, an error record in a common error record format is constructed. The error record is made available to an operating system (OS) within the computer system.

    摘要翻译： 已经公开了计算机系统中的固件辅助错误处理方案。 在一个实施例中，响应于系统管理中断（SMI）陷阱，固件用于访问计算机系统内的一个或多个硬件特定的错误寄存器。 使用固件，构建一个常见错误记录格式的错误记录。 错误记录可用于计算机系统内的操作系统（OS）。

    Firmware assisted error handling scheme
    6.
    发明授权
    Firmware assisted error handling scheme 有权
    固件辅助错误处理方案

    公开(公告)号：US08448024B2

    公开(公告)日：2013-05-21

    申请号：US11804105

    申请日：2007-05-16

    申请人： Mohan Kumar ,  Sarathy Jayakumar

    发明人： Mohan Kumar ,  Sarathy Jayakumar

    IPC分类号： G06F11/00

    CPC分类号： G06F11/34 ,  G06F11/0706 ,  G06F11/0769

    摘要： A firmware assisted error handling scheme in a computer system has been disclosed. In one embodiment, firmware is used to access one or more hardware-specific error registers within the computer system in response to a system management interrupt (SMI) trap. Using the firmware, an error record in a common error record format is constructed. The error record is made available to an operating system (OS) within the computer system.

    摘要翻译： 已经公开了计算机系统中的固件辅助错误处理方案。 在一个实施例中，响应于系统管理中断（SMI）陷阱，固件用于访问计算机系统内的一个或多个硬件特定的错误寄存器。 使用固件，构建一个常见错误记录格式的错误记录。 错误记录可用于计算机系统内的操作系统（OS）。

    Methods and apparatus for generating system management interrupts
    8.
    发明授权
    Methods and apparatus for generating system management interrupts 有权
    产生系统管理中断的方法和装置

    公开(公告)号：US07725637B2

    公开(公告)日：2010-05-25

    申请号：US11967299

    申请日：2007-12-31

    申请人： Mohan Kumar ,  Sarathy Jayakumar ,  Sham M Datta

    发明人： Mohan Kumar ,  Sarathy Jayakumar ,  Sham M Datta

    IPC分类号： G06F13/24

    CPC分类号： G06F9/4812

    摘要： A method includes determining a plurality of memory addresses, each memory address being different from one another. The method further includes generating a plurality of system management interrupt interprocessor interrupts, each system management interrupt interprocessor interrupt having a corresponding processor in a plurality of processors in a system and each system management interrupt interprocessor interrupt including one of the plurality of memory addresses. The method further includes directing each system management interrupt interprocessor interrupt to the corresponding processor. An associated machine readable medium is also disclosed.

    摘要翻译： 一种方法包括确定多个存储器地址，每个存储器地址彼此不同。 该方法还包括产生多个系统管理中断处理器中断，每个系统管理中断处理器中断在系统中的多个处理器中具有对应的处理器，并且每个系统管理中断处理器中断包括多个存储器地址之一。 该方法还包括将每个系统管理中断处理器中断引导到相应的处理器。 还公开了一种相关的机器可读介质。

    FAST CACHE FLUSH
    10.
    发明申请
    FAST CACHE FLUSH 有权
    快速缓存

    公开(公告)号：US20150161037A1

    公开(公告)日：2015-06-11

    申请号：US14100721

    申请日：2013-12-09

    申请人： Sarathy Jayakumar ,  Mohan J. Kumar ,  Eswaramoorthi Nallusamy

    发明人： Sarathy Jayakumar ,  Mohan J. Kumar ,  Eswaramoorthi Nallusamy

    IPC分类号： G06F12/02

    CPC分类号： G06F12/0246 ,  G06F12/0804 ,  G06F12/0866 ,  G06F12/0868 ,  G06F12/0891 ,  G06F2212/1032 ,  G06F2212/7203

    摘要： Apparatus, systems, and methods to manage memory operations are described. In one example, a controller comprises logic to receive a first transaction to operate on a first data element in a volatile memory, determine whether the first data element is to be stored in a nonvolatile memory, and in response to a determination that the first data element is to be stored in a nonvolatile memory, to forward the first transaction to the memory controller coupled to the nonvolatile memory. Other examples are also disclosed and claimed.

    摘要翻译： 描述了管理存储器操作的装置，系统和方法。 在一个示例中，控制器包括接收第一事务以操作易失性存储器中的第一数据元素的逻辑，确定第一数据元素是否要存储在非易失性存储器中，并且响应于确定第一数据 元件将被存储在非易失性存储器中，以将第一事务转发到耦合到非易失性存储器的存储器控​​制器。 还公开并要求保护其他实例。