利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

15 条记录 (耗时 0.015 秒)

    Extended address mode for serial flash memory
    1.
    发明授权
    Extended address mode for serial flash memory 有权
    串行闪存的扩展地址模式

    公开(公告)号：US08380914B1

    公开(公告)日：2013-02-19

    申请号：US12347623

    申请日：2008-12-31

    申请人： Poorna Kale ,  Chris Bueb ,  Todd Legler

    发明人： Poorna Kale ,  Chris Bueb ,  Todd Legler

    IPC分类号： G06F13/00 ,  G06F13/28

    CPC分类号： G11C8/04

    摘要： Example embodiments for providing enhanced addressability for a serial flash memory device may comprise providing an extended addressing mode to enable access to a larger range of memory locations.

    摘要翻译： 用于为串行闪存设备提供增强的寻址能力的示例实施例可以包括提供扩展寻址模式以使得能够访问更大范围的存储器位置。

    Enhanced addressability for serial non-volatile memory
    4.
    发明授权
    Enhanced addressability for serial non-volatile memory 有权
    增强了串行非易失性存储器的寻址能力

    公开(公告)号：US08607028B2

    公开(公告)日：2013-12-10

    申请号：US13143072

    申请日：2008-12-30

    申请人： Poorna Kale ,  Chris Bueb ,  Tommaso Zerilli ,  Raffaele Bufano ,  Sandra Lospalluti ,  Marco Gibilaro

    发明人： Poorna Kale ,  Chris Bueb ,  Tommaso Zerilli ,  Raffaele Bufano ,  Sandra Lospalluti ,  Marco Gibilaro

    IPC分类号： G06F12/00

    CPC分类号： G11C16/08 ,  G11C8/12 ,  G11C16/26 ,  G11C2216/30

    摘要： A method and a memory device are provided for accessing a storage location. The method includes storing an extended address value in a register in a non-volatile memory device. The method further includes subsequently receiving multiple addresses and combining the stored extended address value with each of the multiple received addresses to produce multiple combined addresses. The method further includes accessing multiple storage locations within the non-volatile memory device based, at least in part, on the multiple combined addresses.

    摘要翻译： 提供了一种用于访问存储位置的方法和存储装置。 该方法包括将扩展地址值存储在非易失性存储器件中的寄存器中。 该方法还包括随后接收多个地址并将存储的扩展地址值与多个接收的地址中的每一个组合以产生多个组合的地址。 该方法还包括至少部分地基于多个组合地址访问非易失性存储器设备内的多个存储位置。

    MEMORY DEVICE USING EXTENDED INTERFACE COMMANDS
    6.
    发明申请
    MEMORY DEVICE USING EXTENDED INTERFACE COMMANDS 有权
    使用扩展接口命令的内存设备

    公开(公告)号：US20120173793A1

    公开(公告)日：2012-07-05

    申请号：US12982847

    申请日：2010-12-30

    申请人： Christopher Bueb ,  Poorna Kale ,  Todd Legler

    发明人： Christopher Bueb ,  Poorna Kale ,  Todd Legler

    IPC分类号： G06F12/02 ,  G06F12/08

    CPC分类号： G06F3/0659 ,  G06F3/061 ,  G06F3/067 ,  G06F9/3004 ,  G06F9/30185 ,  G06F9/38

    摘要： A memory device includes a serial interface buffer that receives a hardware-decodable command and an extended interface command. The memory device also includes a logic module that directs the hardware-decodable command to a register for execution by a microcontroller. The logic module additionally loads a command received following the extended interface command into a sub-op-code register, wherein the logic module remains passive after loading the command received following the extended interface command into the sub-op-code register. Also included is a microcontroller that interprets the command in the sub-op-code register.

    摘要翻译： 存储器件包括接收硬件可解码命令和扩展接口命令的串行接口缓冲器。 存储器装置还包括逻辑模块，其将硬件可解码命令引导到寄存器以供微控制器执行。 逻辑模块另外将扩展接口命令后接收的命令加载到子操作码寄存器中，其中逻辑模块在将扩展接口命令之后接收到的命令加载到子操作码寄存器之后保持被动。 还包括一个解释子操作码寄存器中的命令的微控制器。

    Memory device using extended interface commands
    7.
    发明授权
    Memory device using extended interface commands 有权
    使用扩展接口命令的内存设备

    公开(公告)号：US08843731B2

    公开(公告)日：2014-09-23

    申请号：US12982847

    申请日：2010-12-30

    申请人： Christopher Bueb ,  Poorna Kale ,  Todd Legler

    发明人： Christopher Bueb ,  Poorna Kale ,  Todd Legler

    IPC分类号： G06F9/38 ,  G06F9/30

    CPC分类号： G06F3/0659 ,  G06F3/061 ,  G06F3/067 ,  G06F9/3004 ,  G06F9/30185 ,  G06F9/38

    摘要： A memory device includes a serial interface buffer that receives a hardware-decodable command and an extended interface command. The memory device also includes a logic module that directs the hardware-decodable command to a register for execution by a microcontroller. The logic module additionally loads a command received following the extended interface command into a sub-op-code register, wherein the logic module remains passive after loading the command received following the extended interface command into the sub-op-code register. Also included is a microcontroller that interprets the command in the sub-op-code register.

    摘要翻译： 存储器件包括接收硬件可解码命令和扩展接口命令的串行接口缓冲器。 存储器装置还包括逻辑模块，其将硬件可解码命令引导到寄存器以供微控制器执行。 逻辑模块另外将扩展接口命令后接收的命令加载到子操作码寄存器中，其中逻辑模块在将扩展接口命令之后接收到的命令加载到子操作码寄存器之后保持被动。 还包括一个解释子操作码寄存器中的命令的微控制器。

    METHODS AND APPARATUSES FOR CALIBRATING DATA SAMPLING POINTS
    9.
    发明申请
    METHODS AND APPARATUSES FOR CALIBRATING DATA SAMPLING POINTS 有权
    用于校准数据采样点的方法和装置

    公开(公告)号：US20140032815A1

    公开(公告)日：2014-01-30

    申请号：US13559319

    申请日：2012-07-26

    申请人： Paolo E. Mangalindan ,  Alberto Troia ,  Yihua Zhang ,  Poorna Kale

    发明人： Paolo E. Mangalindan ,  Alberto Troia ,  Yihua Zhang ,  Poorna Kale

    IPC分类号： G06F12/02 ,  G06F12/00

    CPC分类号： G11C16/00 ,  G06F1/12 ,  G06F1/324 ,  G06F13/1689 ,  G06F13/4243 ,  G11C7/22 ,  G11C7/222 ,  G11C7/225 ,  G11C11/4076 ,  G11C29/023 ,  G11C2207/2254 ,  H04L1/24 ,  H04L7/10 ,  H04L2001/0094

    摘要： Methods and apparatuses for calibrating data sampling points are disclosed herein. An example apparatus may include a memory that may be configured to receive a calibration command and an attribute. The memory may include a first register that is configured to store a tuning data pattern and a second register that is configured to receive and store the tuning data pattern stored in the first register. The second register may be further configured to store the tuning data pattern responsive, at least in part, to the memory receiving the calibration command. The memory may be configured to execute an operation on at least one of the tuning data pattern stored in the first register or the tuning data pattern stored in the second register based, at least in part, on the attribute.

    摘要翻译： 本文公开了用于校准数据采样点的方法和装置。 示例性装置可以包括可被配置为接收校准命令和属性的存储器。 存储器可以包括被配置为存储调谐数据模式的第一寄存器和被配置为接收和存储存储在第一寄存器中的调谐数据模式的第二寄存器。 第二寄存器还可以被配置为至少部分地响应于存储器接收校准命令来存储调谐数据模式。 存储器可以被配置为至少部分地基于该属性来对存储在第一寄存器中的调谐数据模式或存储在第二寄存器中的调谐数据模式中的至少一个执行操作。

    Reduced signal interface memory device, system, and method
    10.
    发明授权
    Reduced signal interface memory device, system, and method 有权
    降低信号接口的存储器件，系统和方法

    公开(公告)号：US08369171B2

    公开(公告)日：2013-02-05

    申请号：US13097568

    申请日：2011-04-29

    申请人： Poorna Kale

    发明人： Poorna Kale

    IPC分类号： G11C7/00

    CPC分类号： G11C7/10 ,  G11C5/066 ,  G11C7/1045 ,  G11C13/0004 ,  G11C16/04 ,  G11C16/32 ,  G11C2207/105

    摘要： A memory has a serial interface. The serial interface is programmable to either use separate dedicated input and output pads, or to use one bidirectional pad. When one bidirectional pad is used, the interface signal count is reduced by one.

    摘要翻译： 内存具有串行接口。 串行接口可编程为使用独立的专用输入和输出焊盘，或使用一个双向焊盘。 当使用一个双向焊盘时，接口信号计数减1。