利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

14 条记录 (耗时 0.019 秒)

    ACCESSING CONTROL AND STATUS REGISTER (CSR)
    1.
    发明申请
    ACCESSING CONTROL AND STATUS REGISTER (CSR) 有权
    访问控制和状态寄存器（CSR）

    公开(公告)号：US20090158001A1

    公开(公告)日：2009-06-18

    申请号：US11958225

    申请日：2007-12-17

    申请人： Ramacharan Sundararaman ,  Faisal Azeem

    发明人： Ramacharan Sundararaman ,  Faisal Azeem

    IPC分类号： G06F12/02 ,  G06F9/46

    CPC分类号： G06F12/0284 ,  G06F2212/206

    摘要： A system may comprise one or more source agents, target agents, and a plurality of directory agents, which may determine the target agent to which one or more transactions generated by the source agents is to be sent. A controller may identify one of a plurality of directory agents to process the transactions. The directory agent may determine the control and status registers of the target agents to which the transaction is to be sent. The target agent may complete the transaction after receiving the transaction from the directory agent. The directory agents may store a memory map to resolve the target agent to which the transactions is to be sent. The directory based distributed CSR access may provide scalability to ever increasing number of heterogeneous agents in the system.

    摘要翻译： 系统可以包括一个或多个源代理，目标代理和多个目录代理，其可以确定将要发送源代理生成的一个或多个事务的目标代理。 控制器可以识别多个目录代理之一来处理事务。 目录代理可以确定要发送交易的目标代理的控制和状态寄存器。 目标代理可以在从目录代理接收到事务之后完成事务。 目录代理可以存储存储器映射以解析要发送事务的目标代理。 基于目录的分布式CSR访问可以为系统中越来越多的异构代理提供可扩展性。

    Accessing control and status register (CSR)
    2.
    发明授权
    Accessing control and status register (CSR) 有权
    访问控制和状态寄存器（CSR）

    公开(公告)号：US08145878B2

    公开(公告)日：2012-03-27

    申请号：US11958225

    申请日：2007-12-17

    申请人： Ramacharan Sundararaman ,  Faisal Azeem

    发明人： Ramacharan Sundararaman ,  Faisal Azeem

    IPC分类号： G06F13/368 ,  G06F12/10

    CPC分类号： G06F12/0284 ,  G06F2212/206

    摘要： A system may comprise one or more source agents, target agents, and a plurality of directory agents, which may determine the target agent to which one or more transactions generated by the source agents is to be sent. A controller may identify one of a plurality of directory agents to process the transactions. The directory agent may determine the control and status registers of the target agents to which the transaction is to be sent. The target agent may complete the transaction after receiving the transaction from the directory agent. The directory agents may store a memory map to resolve the target agent to which the transactions is to be sent. The directory based distributed CSR access may provide scalability to ever increasing number of heterogeneous agents in the system.

    摘要翻译： 系统可以包括一个或多个源代理，目标代理和多个目录代理，其可以确定将要发送源代理生成的一个或多个事务的目标代理。 控制器可以识别多个目录代理之一来处理事务。 目录代理可以确定要发送交易的目标代理的控制和状态寄存器。 目标代理可以在从目录代理接收到事务之后完成事务。 目录代理可以存储存储器映射以解析要发送事务的目标代理。 基于目录的分布式CSR访问可以为系统中越来越多的异构代理提供可扩展性。

    Prefetch with request for ownership without data
    4.
    发明授权
    Prefetch with request for ownership without data 有权
    预先获取所有权而无需数据

    公开(公告)号：US09430389B2

    公开(公告)日：2016-08-30

    申请号：US13976429

    申请日：2011-12-22

    申请人： Jesus Corbal ,  Lisa K. Wu ,  George Z. Chrysos ,  Andrew T. Forsyth ,  Ramacharan Sundararaman

    发明人： Jesus Corbal ,  Lisa K. Wu ,  George Z. Chrysos ,  Andrew T. Forsyth ,  Ramacharan Sundararaman

    IPC分类号： G06F3/00 ,  G06F12/08 ,  G06F9/30

    CPC分类号： G06F12/0815 ,  G06F9/30047 ,  G06F12/0811 ,  G06F12/0862

    摘要： A method performed by a processor is described. The method includes executing an instruction. The instruction has an address as an operand. The executing of the instruction includes sending a signal to cache coherence protocol logic of the processor. In response to the signal, the cache coherence protocol logic issues a request for ownership of a cache line at the address. The cache line is not in a cache of the processor. The request for ownership also indicates that the cache line is not to be sent to the processor.

    摘要翻译： 描述由处理器执行的方法。 该方法包括执行指令。 该指令具有作为操作数的地址。 指令的执行包括向处理器的高速缓存一致性协议逻辑发送信号。 响应于该信号，高速缓存一致性协议逻辑在地址处发出对高速缓存行的所有权的请求。 高速缓存行不在处理器的高速缓存中。 所有权请求也表示高速缓存行不被发送到处理器。

    Reset of multi-core processing system
    6.
    发明授权
    Reset of multi-core processing system 有权
    复核多核处理系统

    公开(公告)号：US09389657B2

    公开(公告)日：2016-07-12

    申请号：US13993614

    申请日：2011-12-29

    申请人： Steven S. Chang ,  Anshuman Thakur ,  Ramacharan Sundararaman ,  Ramon Matas

    发明人： Steven S. Chang ,  Anshuman Thakur ,  Ramacharan Sundararaman ,  Ramon Matas

    IPC分类号： G06F11/00 ,  G06F1/24 ,  G06F13/14 ,  G06F9/44 ,  G06F1/32

    CPC分类号： G06F1/24 ,  G06F1/3228 ,  G06F9/4405 ,  G06F13/14

    摘要： An initialization core may include reset logic that may detect a global reset signal (GRS). The initialization core may generate one or more packets that enable communication with the cores. The initialization core may send reset packets to each of the cores that instruct the cores to perform a reset. In some embodiments, the reset command may power-off the cores. The initialization core may then transmit unreset packets to each of the cores that instruct the cores to perform an unreset and power-on the cores. In some embodiments, the cores may resume operation automatically without receipt of the unreset packet. The transmission of the packets may be staggered (staged) to control the power-on of the processor and enable the processor unit to more slowly increase its power state.

    摘要翻译： 初始化核心可以包括可以检测全局复位信号（GRS）的复位逻辑。 初始化核心可以生成一个或多个能够与核心通信的分组。 初始化内核可以向指定内核执行复位的每个内核发送复位数据包。 在一些实施例中，复位命令可以关闭核心。 然后，初始化内核可以将未重新分配的数据包发送到指示内核执行未分配和上电的核心的每个核心。 在一些实施例中，核可以自动地恢复运行而不接收未重新分组。 分组的传输可以是交错的（分段）以控制处理器的上电，并且使处理器单元能够更慢地增加其功率状态。