公开(公告)号：US07626413B2

公开(公告)日：2009-12-01

申请号：US12185697

申请日：2008-08-04

申请人： Sang-Hoon Lee ,  Joon-Su Ji ,  Jung-Bae Ahn

发明人： Sang-Hoon Lee ,  Joon-Su Ji ,  Jung-Bae Ahn

IPC分类号： G01R31/02

CPC分类号： G01R31/31926 ,  G01R31/31721 ,  G11C29/56 ,  G11C29/56008 ,  G11C2029/2602 ,  G11C2029/5602

摘要： Provided is a method of performing a parallel test on semiconductor devices, the method including coupling a power signal line to a set of at least two semiconductor devices through a switching device, performing at least one part of a parallel test on the set of semiconductor devices, and disconnecting a semiconductor device from the set in response to determining that the semiconductor device is defective as a result of the at least one part of the parallel test.

摘要翻译： 提供了一种对半导体器件进行并行测试的方法，该方法包括通过开关器件将功率信号线耦合到至少两个半导体器件的集合，在该组半导体器件上进行至少一部分并行测试 并且响应于由于所述并行测试的所述至少一部分的结果确定所述半导体器件有缺陷而将半导体器件与所述组件断开连接。

公开(公告)号：US07423443B2

公开(公告)日：2008-09-09

申请号：US11330013

申请日：2006-01-10

申请人： Sang-Hoon Lee ,  Joon-Su Ji ,  Jung-Bae Ahn

发明人： Sang-Hoon Lee ,  Joon-Su Ji ,  Jung-Bae Ahn

IPC分类号： G01R31/26

CPC分类号： G01R31/31926 ,  G01R31/31721 ,  G11C29/56 ,  G11C29/56008 ,  G11C2029/2602 ,  G11C2029/5602

摘要： Provided is a method of performing a parallel test on semiconductor devices, the method including coupling a power signal line to a set of at least two semiconductor devices through a switching device, performing at least one part of a parallel test on the set of semiconductor devices, and disconnecting a semiconductor device from the set in response to determining that the semiconductor device is defective as a result of the at least one part of the parallel test.

摘要翻译： 提供了一种对半导体器件进行并行测试的方法，该方法包括通过开关器件将功率信号线耦合到至少两个半导体器件的集合，在该组半导体器件上进行至少一部分并行测试 并且响应于由于所述并行测试的所述至少一部分的结果确定所述半导体器件有缺陷而将半导体器件与所述组件断开连接。

公开(公告)号：US20060152242A1

公开(公告)日：2006-07-13

申请号：US11330013

申请日：2006-01-10

申请人： Sang-Hoon Lee ,  Joon-Su Ji ,  Jung-Bae Ahn

发明人： Sang-Hoon Lee ,  Joon-Su Ji ,  Jung-Bae Ahn

IPC分类号： G01R31/26

CPC分类号： G01R31/31926 ,  G01R31/31721 ,  G11C29/56 ,  G11C29/56008 ,  G11C2029/2602 ,  G11C2029/5602

摘要： Provided is a method of performing a parallel test on semiconductor devices, the method including coupling a power signal line to a set of at least two semiconductor devices through a switching device, performing at least one part of a parallel test on the set of semiconductor devices, and disconnecting a semiconductor device from the set in response to determining that the semiconductor device is defective as a result of the at least one part of the parallel test.

摘要翻译： 提供了一种对半导体器件进行并行测试的方法，该方法包括通过开关器件将功率信号线耦合到至少两个半导体器件的集合，在该组半导体器件上进行至少一部分并行测试 并且响应于由于所述并行测试的所述至少一部分的结果确定所述半导体器件有缺陷而将半导体器件与所述组件断开连接。

公开(公告)号：US09343475B2

公开(公告)日：2016-05-17

申请号：US14155842

申请日：2014-01-15

申请人： Kyung-Tae Jang ,  Sang-Hoon Lee ,  Ji-Youn Seo ,  Hyun-Yong Go ,  Koong-Hyun Nam ,  Ju-Wan Kim ,  Seung-Mok Shin ,  Myoung-Bum Lee ,  Ji-Woon Im ,  Tae-Jong Han

发明人： Kyung-Tae Jang ,  Sang-Hoon Lee ,  Ji-Youn Seo ,  Hyun-Yong Go ,  Koong-Hyun Nam ,  Ju-Wan Kim ,  Seung-Mok Shin ,  Myoung-Bum Lee ,  Ji-Woon Im ,  Tae-Jong Han

IPC分类号： H01L21/336 ,  H01L27/115 ,  H01L21/28

CPC分类号： H01L27/11582 ,  H01L21/28282 ,  H01L27/1157

摘要： In a method of a vertical memory device, insulation layers and sacrificial layers are alternately and repeatedly formed on a substrate. A hole is formed through the insulation layers and the sacrificial layers that expose a top surface of the substrate. Then, an interior portion of the hole may be enlarged. A semiconductor pattern is formed to partially fill the enlarged portion of the hole. A blocking layer, a charge storage layer and a tunnel insulation layer may be formed on a sidewall of the hole and the semiconductor pattern. Then, the tunnel insulation layer, the charge storage layer and the blocking layer are partially removed to expose a top surface of the semiconductor pattern. A channel is formed on the exposed top surface of the semiconductor pattern and the tunnel insulation layer. The sacrificial layers are replaced with gate electrodes.

摘要翻译： 在垂直存储器件的方法中，绝缘层和牺牲层在衬底上交替且重复地形成。 通过绝缘层和暴露衬底顶表面的牺牲层形成一个孔。 然后，可以扩大孔的内部。 半导体图案形成为部分地填充孔的扩大部分。 可以在孔和半导体图案的侧壁上形成阻挡层，电荷存储层和隧道绝缘层。 然后，部分去除隧道绝缘层，电荷存储层和阻挡层，以露出半导体图案的顶表面。 在半导体图案的暴露的顶表面和隧道绝缘层上形成沟道。 牺牲层被栅电极代替。

公开(公告)号：US20150200203A1

公开(公告)日：2015-07-16

申请号：US14155842

申请日：2014-01-15

申请人： Kyung-Tae Jang ,  Sang-Hoon Lee ,  Ji-Youn Seo ,  Hyun-Yong Go ,  Koong-Hyun Nam ,  Ju-Wan Kim ,  Seung-Mok Shin ,  Myoung-Bum Lee ,  Ji-Woon Im ,  Tae-Jong Han

发明人： Kyung-Tae Jang ,  Sang-Hoon Lee ,  Ji-Youn Seo ,  Hyun-Yong Go ,  Koong-Hyun Nam ,  Ju-Wan Kim ,  Seung-Mok Shin ,  Myoung-Bum Lee ,  Ji-Woon Im ,  Tae-Jong Han

IPC分类号： H01L27/115 ,  H01L29/66 ,  H01L29/788 ,  H01L21/28

CPC分类号： H01L27/11582 ,  H01L21/28282 ,  H01L27/1157

摘要： In a method of a vertical memory device, insulation layers and sacrificial layers are alternately and repeatedly formed on a substrate. A hole is formed through the insulation layers and the sacrificial layers that expose a top surface of the substrate. Then, an interior portion of the hole may be enlarged. A semiconductor pattern is formed to partially fill the enlarged portion of the hole. A blocking layer, a charge storage layer and a tunnel insulation layer may be formed on a sidewall of the hole and the semiconductor pattern. Then, the tunnel insulation layer, the charge storage layer and the blocking layer are partially removed to expose a top surface of the semiconductor pattern. A channel is formed on the exposed top surface of the semiconductor pattern and the tunnel insulation layer. The sacrificial layers are replaced with gate electrodes.

摘要翻译： 在垂直存储器件的方法中，绝缘层和牺牲层在衬底上交替且重复地形成。 通过绝缘层和暴露衬底顶表面的牺牲层形成一个孔。 然后，可以扩大孔的内部。 半导体图案形成为部分地填充孔的扩大部分。 可以在孔和半导体图案的侧壁上形成阻挡层，电荷存储层和隧道绝缘层。 然后，部分去除隧道绝缘层，电荷存储层和阻挡层，以露出半导体图案的顶表面。 在半导体图案的暴露的顶表面和隧道绝缘层上形成沟道。 牺牲层被栅电极代替。

公开(公告)号：US08606102B2

公开(公告)日：2013-12-10

申请号：US12592817

申请日：2009-12-03

申请人： Sang-Hoon Lee ,  Eun-Jo Byun ,  Cheol-Jong Woo ,  Se-Jang Oh

发明人： Sang-Hoon Lee ,  Eun-Jo Byun ,  Cheol-Jong Woo ,  Se-Jang Oh

IPC分类号： H04B10/08 ,  H04B17/00

CPC分类号： G11C29/56 ,  G11C29/32 ,  G11C2029/2602 ,  G11C2029/5602

摘要： A test interface device includes a serializer, an optical transmitter, an optical receiver, and a deserializer. The serializer receives parallel test signals from automatic test equipment, and serializes the parallel test signals into a serial test signal. The optical transmitter converts the serial test signal into an optical test signal. The optical receiver receives the optical test signal from the optical transmitter, and converts the optical test signal into the serial test signal. The deserializer deserializes the serial test signal into the parallel test signals, and transmits the parallel test signals to a device under test. As a result, signal transfer speed may be improved and optical resource usage may be reduced.

摘要翻译： 测试接口设备包括串行器，光发送器，光接收器和解串器。 串行器从自动测试设备接收并行测试信号，将并行测试信号串行化为串行测试信号。 光发射机将串行测试信号转换为光学测试信号。 光接收机从光发射机接收光测试信号，并将光测试信号转换为串行测试信号。 解串器将串行测试信号反序列化为并行测试信号，并将并行测试信号发送到被测设备。 结果，可以提高信号传送速度，并且可以减少光学资源的使用。

公开(公告)号：US08510951B2

公开(公告)日：2013-08-20

申请号：US12549638

申请日：2009-08-28

申请人： Hee-Cheong Lee ,  Sang-Hoon Lee ,  Jun-Sang Park ,  Tae-Yong Ryu

发明人： Hee-Cheong Lee ,  Sang-Hoon Lee ,  Jun-Sang Park ,  Tae-Yong Ryu

IPC分类号： B29C59/04

CPC分类号： G02B3/0018 ,  Y10T29/4956 ,  Y10T29/49563 ,  Y10T428/24917

摘要： The present disclosure generally relates to a method for producing lens patterns on a roll which is used to produce optical films wherein the method comprises forming a resin film on a roll comprising a plated layer which has been surface-plated with copper (Cu) or nickel (Ni); producing a preliminary lens pattern by striking the surface of the resin film on the roll with a chisel; etching with an etching solution the roll having the preliminary lens pattern formed thereon; and removing the resin film, and a roll for producing optical films comprising lens patterns formed thereon by the same method.

摘要翻译： 本公开总体上涉及用于制造光学膜的辊上的透镜图案的方法，其中所述方法包括在辊上形成树脂膜，所述辊包括已经用铜（Cu）或镍表面镀覆的镀层 （Ni）; 通过用凿子将辊上的树脂膜的表面撞击来产生预备的透镜图案; 用蚀刻溶液蚀刻其上形成有预备透镜图案的辊; 并除去树脂膜，以及用于制造包括通过相同方法形成在其上的透镜图案的光学膜的辊。

公开(公告)号：US20120266809A1

公开(公告)日：2012-10-25

申请号：US13542590

申请日：2012-07-05

申请人： Sang-Hoon Lee ,  Hyun-Jung Oh ,  Il-Soo Choi

发明人： Sang-Hoon Lee ,  Hyun-Jung Oh ,  Il-Soo Choi

IPC分类号： C30B15/00

CPC分类号： C30B35/00 ,  C30B11/003 ,  C30B15/14 ,  Y10T117/1068

摘要： Provides are an insulation device of a single crystal growth device and a single crystal growth device including the same. The insulation device is installed inside a chamber of the single crystal growth device and the insulation device includes a plurality of insulation blocks that are spaced by a first distance.

摘要翻译： 提供单晶生长装置的绝缘装置和包括其的单晶生长装置。 绝缘装置安装在单晶生长装置的室内，并且绝缘装置包括间隔第一距离的多个绝缘块。

公开(公告)号：US08054044B2

公开(公告)日：2011-11-08

申请号：US12444712

申请日：2008-07-28

申请人： Ju-Hyun Kang ,  Do-Youn Kim ,  Sang-Hoon Lee

发明人： Ju-Hyun Kang ,  Do-Youn Kim ,  Sang-Hoon Lee

IPC分类号： H02J7/00

CPC分类号： H02J7/0016 ,  Y02T10/7055

摘要： An apparatus for balancing charge capacity of battery cell includes a voltage sensing/discharging circuit having a battery with cell group, a switching unit for selectively connecting both terminals of each battery cell to conductive lines, capacitor connected to the conductive lines, a voltage amplifying unit connected to both terminals of capacitor via a first switch, and a discharge resistance connected to both terminals of capacitor via a second switch; and a voltage balancing unit for controlling the switching unit in ON state of first switch to connect both terminals of each battery cell to the conductive lines and then sense voltage of each battery cell through the voltage amplifying unit, and controlling the switching unit in OFF state of first switch to charge voltage of balancing-requiring cell to the capacitor and then turning on the second switch to discharge charged voltage of capacitor through the discharge resistance.

摘要翻译： 用于平衡电池单元的充电容量的装置包括具有电池组的电压感测/放电电路，用于选择性地将每个电池单元的端子与导线相连的开关单元，连接到导线的电容器，电压放大单元 经由第一开关连接到电容器的两个端子，以及经由第二开关连接到电容器两端的放电电阻; 以及电压平衡单元，用于将开关单元控制在第一开关的接通状态，以将每个电池单元的两个端子连接到导线，然后通过电压放大单元感测每个电池单元的电压，并将开关单元控制在OFF状态 首先切换到平衡需求单元的电荷到电容器，然后接通第二开关以通过放电电阻放电电容器的充电电压。

公开(公告)号：US20110221715A1

公开(公告)日：2011-09-15

申请号：US13037590

申请日：2011-03-01

申请人： Jin-Wook Yang ,  Sang-Jae Yeo ,  Sang-Hoon Lee

发明人： Jin-Wook Yang ,  Sang-Jae Yeo ,  Sang-Hoon Lee

IPC分类号： G06F3/038 ,  G02F1/133 ,  G02F1/1368 ,  G09G3/36

CPC分类号： G02F1/13454 ,  G02F1/136286 ,  G09G3/3648 ,  G09G2300/0439

摘要： A flat panel display device is disclosed. In some embodiments, the flat panel display device has parallel gate and data lines in a display area. In some embodiments, all sub-pixels of each pixel are connected to the same data line and are connected to the same gate line.

摘要翻译： 公开了一种平板显示装置。 在一些实施例中，平板显示装置在显示区域中具有并行栅极和数据线。 在一些实施例中，每个像素的所有子像素连接到相同的数据线并连接到相同的栅极线。