利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

206 条记录 (耗时 0.036 秒)

    Disk recording apparatus with adaptive window adjusting
    1.
    发明授权
    Disk recording apparatus with adaptive window adjusting 失效
    具有自适应窗口调节的磁盘记录装置

    公开(公告)号：US5559645A

    公开(公告)日：1996-09-24

    申请号：US216606

    申请日：1994-03-23

    申请人： Shyoichi Miyazawa ,  Ryutaro Horita ,  Kenichi Hase ,  Satoshi Kawamura ,  Shinichi Kojima ,  Toshiyuki Iseki

    发明人： Shyoichi Miyazawa ,  Ryutaro Horita ,  Kenichi Hase ,  Satoshi Kawamura ,  Shinichi Kojima ,  Toshiyuki Iseki

    IPC分类号： G11B5/012 ,  G11B7/0045 ,  G11B20/10 ,  G11B20/14 ,  G11B5/09

    CPC分类号： G11B20/10212 ,  G11B20/1403 ,  G11B5/012 ,  G11B7/0045

    摘要： In a signal processing unit for writing/reading data on/from a disk-shaped recording medium of a disk apparatus, all of a data separator, a code decoder circuit, a code encoder and a write compensation circuit are constructed on a one-chip integrated circuit. The data separator separates a synchronization clock from a code data reproduced from the disk. The code decoder circuit produces decoded data from the synchronization clock as the output from the data separator, and synchronized code data. The code encoder encodes data supplied from a host computer or a disk controller into code data. The write compensation circuit compensates for a peak shift with respect to write code data. This integrated circuit is fabricated by a Bipolar-CMOS process by which a bipolar transistor and a CMOS transistor are mixed with each other thereon.

    摘要翻译： 在用于在盘装置的盘形记录介质上写入/读取数据的信号处理单元中，数据分离器，代码解码器电路，代码编码器和写补偿电路全部构成在单片机 集成电路。 数据分离器将同步时钟与从盘再现的代码数据分离。 码解码器电路从数据分离器产生来自同步时钟的解码数据，并产生同步的代码数据。 代码编码器将从主计算机或磁盘控制器提供的数据编码为代码数据。 写补偿电路相对于写代码数据补偿峰移。 该集成电路由双极CMOS工艺制造，双极晶体管和CMOS晶体管彼此混合。

    Data separator and signal processing circuit with an adjustable window
    2.
    发明授权
    Data separator and signal processing circuit with an adjustable window 失效
    数据分离器和信号处理电路具有可调窗口

    公开(公告)号：US5402274A

    公开(公告)日：1995-03-28

    申请号：US964294

    申请日：1992-10-21

    申请人： Shyoichi Miyazawa ,  Ryutaro Horita ,  Kenichi Hase ,  Satoshi Kawamura ,  Shinichi Kojima ,  Toshiyuki Iseki

    发明人： Shyoichi Miyazawa ,  Ryutaro Horita ,  Kenichi Hase ,  Satoshi Kawamura ,  Shinichi Kojima ,  Toshiyuki Iseki

    IPC分类号： G11B5/012 ,  G11B7/0045 ,  G11B20/10 ,  G11B20/14 ,  G11B27/10 ,  G11B5/09

    CPC分类号： G11B20/10212 ,  G11B20/1403 ,  G11B5/012 ,  G11B7/0045

    摘要： In a signal processing unit for writing/reading data on/from a disk-shaped recording medium of a disk apparatus, all of a data separator, a code decoder circuit, a code encoder and a write compensation circuit are constructed on a one-chip integrated circuit. The data separator separates a synchronization clock from a code data reproduced from the disk. The code decoder circuit produces decoded data from the synchronization clock as the output from the data separator, and synchronized code data. The code encoder encodes data supplied from a host computer or a disk controller into code data. The write compensation circuit compensates for a peak shift with respect to write code data. This integrated circuit is fabricated by a Bipolar-CMOS process by which a bipolar transistor and a CMOS transistor are mixed with each other thereon.

    摘要翻译： 在用于在盘装置的盘形记录介质上写入/读取数据的信号处理单元中，数据分离器，代码解码器电路，代码编码器和写补偿电路全部构成在单片机 集成电路。 数据分离器将同步时钟与从盘再现的代码数据分离。 码解码器电路从数据分离器产生来自同步时钟的解码数据，并产生同步的代码数据。 代码编码器将从主计算机或磁盘控制器提供的数据编码为代码数据。 写补偿电路相对于写代码数据补偿峰移。 该集成电路由双极CMOS工艺制造，双极晶体管和CMOS晶体管彼此混合。

    Data separator and signal processing circuit
    3.
    发明授权
    Data separator and signal processing circuit 失效
    数据分离器和信号处理电路

    公开(公告)号：US5187615A

    公开(公告)日：1993-02-16

    申请号：US734073

    申请日：1991-07-22

    申请人： Shyoichi Miyazawa ,  Ryutaro Horita ,  Kenichi Hase ,  Satoshi Kawamura ,  Shinichi Kojima ,  Toshiyuki Iseki

    发明人： Shyoichi Miyazawa ,  Ryutaro Horita ,  Kenichi Hase ,  Satoshi Kawamura ,  Shinichi Kojima ,  Toshiyuki Iseki

    IPC分类号： G11B5/012 ,  G11B7/0045 ,  G11B20/10 ,  G11B20/14

    CPC分类号： G11B20/10212 ,  G11B20/1403 ,  G11B5/012 ,  G11B7/0045

    摘要： In a signal processing unit for writing/reading data on/from a disk-shaped recording medium of a disk apparatus, all of a data separator, a code decoder circuit, a code encoder and a write compensation circuit are constructed on a one-chip integrated circuit. The data separator separates a synchronization clock from a code data reproduced from the disk. The code decoder circuit produces decoded data from the synchronization clock as the output from the data separator, and synchronized code data. The code encoder encodes data supplied from a host computer or a disk controller into code data. The write compensation circuit compensates for a peak shift with respect to write code data. This integrated circuit is fabricated by a Bipolar-CMOS process by which a bipolar transistor and a CMOS transistor are mixed with each other thereon.

    摘要翻译： 在用于在盘装置的盘形记录介质上写入/读取数据的信号处理单元中，数据分离器，代码解码器电路，代码编码器和写补偿电路全部构成在单片机 集成电路。 数据分离器将同步时钟与从盘再现的代码数据分离。 码解码器电路从数据分离器产生来自同步时钟的解码数据，并产生同步的代码数据。 代码编码器将从主计算机或磁盘控制器提供的数据编码为代码数据。 写补偿电路相对于写代码数据补偿峰移。 该集成电路由双极CMOS工艺制造，双极晶体管和CMOS晶体管彼此混合。

    Address mark generating method and its circuit in a data memory
    4.
    发明授权
    Address mark generating method and its circuit in a data memory 失效
    地址标记生成方法及其在数据存储器中的电路

    公开(公告)号：US5062011A

    公开(公告)日：1991-10-29

    申请号：US327757

    申请日：1989-03-23

    申请人： Kenichi Hase ,  Shyoichi Miyazawa ,  Ryutaro Horita ,  Shinichi Kojima ,  Akira Uragami ,  Takashi Watanabe ,  Yoshinori Yoshino

    发明人： Kenichi Hase ,  Shyoichi Miyazawa ,  Ryutaro Horita ,  Shinichi Kojima ,  Akira Uragami ,  Takashi Watanabe ,  Yoshinori Yoshino

    IPC分类号： G11B20/10 ,  G11B20/14 ,  G11B27/30

    CPC分类号： G11B27/3027 ,  G11B20/1419 ,  G11B20/1426

    摘要： When data are memorized in a 2-7 RLL code on a disc shaped memorizing medium using a sector format, as an address mark in each sector a 2-7 illegal pattern is used; a 1-byte data "8B" in an NRZ signal is converted into a 2-7 RLL code, and further it is modified into the 2-7 illegal pattern.A disc controller in a disc memory inserts the 1-byte data "8B" into a specified position in an NRZ signal and transmits it to an encoder/decoder. In the encoder, the 1-byte data "8B" in an NRZ signal is detected, and a 2-7 illegal pattern is formed by reversing a specified bit of a 2-7 RLL code formed by converting the 1-byte data "8B", and the illegal pattern is sent to the read/write amplifier.

    摘要翻译： 当使用扇区格式将数据存储在盘形存储介质上的2-7 RLL代码中时，作为每个扇区中的地址标记，使用2-7非法模式; NRZ信号中的1字节数据“8B”被转换为2-7 RLL码，并进一步修改为2-7非法码型。 盘存储器中的盘控制器将1字节数据“8B”插入NRZ信号中的指定位置并将其发送到编码器/解码器。 在编码器中，检测到NRZ信号中的1字节数据“8B”，并且通过将通过转换1字节数据“8B”形成的2-7 RLL码的指定位反转来形成2-7非法模式 “，并且非法模式被发送到读/写放大器。

    Magnetic disk storage apparatus
    7.
    发明授权
    Magnetic disk storage apparatus 失效
    磁盘存储装置

    公开(公告)号：US06266200B1

    公开(公告)日：2001-07-24

    申请号：US09438510

    申请日：1999-11-12

    申请人： Kenichi Hase ,  Syoichi Miyazawa ,  Ryutaro Horita ,  Shinichi Kojima ,  Akihiko Hirano ,  Akira Uragami

    发明人： Kenichi Hase ,  Syoichi Miyazawa ,  Ryutaro Horita ,  Shinichi Kojima ,  Akihiko Hirano ,  Akira Uragami

    IPC分类号： G11B509

    CPC分类号： H03L7/093 ,  G11B5/012 ,  G11B20/1403 ,  G11B2020/10916 ,  H03K3/2821 ,  H03L7/089 ,  H03L7/0895 ,  H03L7/0898 ,  H03L7/095 ,  H03L7/099 ,  H03L7/107 ,  H03L2207/06 ,  H04L7/033

    摘要： A magnetic disk storage apparatus having a magnetic disk-type storage medium; a head for reading data recorded on the magnetic disk-type storage medium, a processor, a phase synchronizing circuit having a controllable response characteristic and for outputting a clock signal to handle the data read from the magnetic disk-type storage medium, and a memory for storing information to control the response characteristic of the phase synchronizing circuit previously set in accordance with an access position on the magnetic disk-type storage medium. The processor generates the access position on the magnetic disk-type storage medium and data for commanding the control of the response characteristic of the phase synchronizing circuit in accordance with the information stored in the memory, and commands the control of the response characteristic by the data for the command, at a time consistent with a time of a seek operation of the head for the access position on the magnetic disk-type storage medium or a time before the seek operation of the head. Further, the response characteristic is controlled by the command.

    摘要翻译： 一种具有磁盘式存储介质的磁盘存储装置; 用于读取记录在磁盘式存储介质上的数据的磁头，处理器，具有可控响应特性的相位同步电路，以及用于输出时钟信号以处理从磁盘式存储介质读取的数据的存储器 用于存储用于控制根据磁盘式存储介质上的存取位置预先设定的相位同步电路的响应特性的信息。 处理器根据存储在存储器中的信息产生磁盘式存储介质上的访问位置和用于指示相位同步电路的响应特性的控制的数据，并且通过数据命令对响应特性的控制 在与磁盘式存储介质上的访问位置的头部的寻道操作的时间或头部的搜索操作之前的时间相一致的时间。 此外，响应特性由命令控制。

    Semiconductor integrated circuit which performs phase synchronization
    9.
    发明授权
    Semiconductor integrated circuit which performs phase synchronization 失效
    执行相位同步的半导体集成电路

    公开(公告)号：US5222002A

    公开(公告)日：1993-06-22

    申请号：US687638

    申请日：1991-04-19

    申请人： Kenichi Hase ,  Shoichi Miyazawa ,  Ryutaro Horita ,  Shinichi Kojima

    发明人： Kenichi Hase ,  Shoichi Miyazawa ,  Ryutaro Horita ,  Shinichi Kojima

    IPC分类号： G11B20/14 ,  G11B5/012 ,  G11B20/10 ,  H03L7/06 ,  H04L25/02 ,  H04L25/45

    CPC分类号： H04L25/0286 ,  G11B20/10009 ,  H04L25/45 ,  G11B5/012 ,  H04L25/0292

    摘要： Pulse detector and a data separator are integrated on a single chip semiconductor integrated circuit. In the pulse detector, an input stage of a gain variable amplifier, which amplifies an input signal applied thereto so as to have a constant peak, includes a bipolar transistor, and a pulse generator for generating a pulse shape signal according to a differential value of an output from the gain variable amplifier includes a Bi-CMOS gate or a CMOS gate. In the data separator, a voltage controlled oscillator for generating a clock signal includes a bipolar transistor. A frequency phase comparator for comparing the pulse shape signal in phases with the clock signal generated by the voltage controlled oscillator to obtain a phase difference, includes a Bi-CMOS gate and a CMOS gate.

    摘要翻译： 脉冲检测器和数据分离器集成在单芯片半导体集成电路上。 在脉冲检测器中，增益可变放大器的输入级放大施加到其上的具有恒定峰值的输入信号，包括双极型晶体管和脉冲发生器，用于根据微分值产生脉冲形状信号 来自增益可变放大器的输出包括Bi-CMOS栅极或CMOS栅极。 在数据分离器中，用于产生时钟信号的压控振荡器包括双极晶体管。 用于将脉冲形状信号与由压控振荡器产生的时钟信号进行比较以获得相位差的频率相位比较器包括Bi-CMOS栅极和CMOS栅极。

    X-ray CT apparatus
    10.
    发明授权
    X-ray CT apparatus 有权
    X射线CT装置

    公开(公告)号：US09482629B2

    公开(公告)日：2016-11-01

    申请号：US13701232

    申请日：2011-06-03

    申请人： Shinichi Kojima ,  Fumito Watanabe ,  Hironori Ueki ,  Yasutaka Konno ,  Yushi Tsubota ,  Yukiko Ueki

    发明人： Shinichi Kojima ,  Fumito Watanabe ,  Hironori Ueki ,  Yasutaka Konno ,  Yushi Tsubota

    IPC分类号： G01N23/083 ,  G01N23/04 ,  A61B6/03 ,  A61B6/00

    CPC分类号： G01N23/046 ,  A61B6/032 ,  A61B6/5205 ,  A61B6/5258 ,  A61B6/5282 ,  A61B6/583 ,  A61B6/585

    摘要： An X-ray CT apparatus includes: an X-ray generating unit configured to generate an X ray; an X-ray detecting unit including a plurality of X-ray detectors, each configured to detect the X ray generated from the X-ray generating unit and transmitted through an object; and an image generating unit configured to correct and reconstruct signals acquired by the X-ray detecting unit. While crosstalk correction of a plurality of the X-ray detectors is performed at the image generating unit, correction of a locally attenuating component is previously performed and correction of a whole component of the crosstalk is performed when the image is reconstructed.

    摘要翻译： X射线CT装置包括：X射线产生单元，被配置为产生X射线; X射线检测单元，其包括多个X射线检测器，每个X射线检测器被配置为检测从X射线产生单元产生并透过物体的X射线; 以及图像生成单元，被配置为校正和重建由所述X射线检测单元获取的信号。 虽然在图像生成单元执行多个X射线检测器的串扰校正，但是预先执行局部衰减分量的校正，并且当重构图像时执行串扰的整个分量的校正。