利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

109 条记录 (耗时 0.03 秒)

    Method of forming nano-sized MTJ cell without contact hole
    1.
    发明授权
    Method of forming nano-sized MTJ cell without contact hole 有权
    形成无接触孔的纳米尺寸MTJ电池的方法

    公开(公告)号：US07220601B2

    公开(公告)日：2007-05-22

    申请号：US11033830

    申请日：2005-01-13

    申请人： Soon-won Hwang ,  I-hun Song ,  Geun-young Yeom ,  Seok-jae Chung

    发明人： Soon-won Hwang ,  I-hun Song ,  Geun-young Yeom ,  Seok-jae Chung

    IPC分类号： H01L21/00

    CPC分类号： H01L43/12 ,  G11C11/16

    摘要： Provided is a method of manufacturing a nano-sized MTJ cell in which a contact in the MTJ cell is formed without forming a contact hole. The method of forming the MTJ cell includes forming an MTJ layer on a substrate, forming an MTJ cell region by patterning the MTJ layer, sequentially depositing an insulating layer and a mask layer on the MTJ layer, exposing an upper surface of the MTJ cell region by etching the mask layer and the insulating layer at the same etching rate, and depositing a metal layer on the insulating layer and the MTJ layer.

    摘要翻译： 提供一种制造其中形成MTJ电池中的接触而不形成接触孔的纳米尺寸的MTJ电池的方法。 形成MTJ单元的方法包括在基板上形成MTJ层，通过图案化MTJ层形成MTJ单元区域，在MTJ层上依次沉积绝缘层和掩模层，暴露MTJ单元区域的上表面 通过以相同的蚀刻速率蚀刻掩模层和绝缘层，并在绝缘层和MTJ层上沉积金属层。

    Method of forming nano-sized MTJ cell without contact hole
    2.
    发明授权
    Method of forming nano-sized MTJ cell without contact hole 有权
    形成无接触孔的纳米尺寸MTJ电池的方法

    公开(公告)号：US07397099B2

    公开(公告)日：2008-07-08

    申请号：US11710475

    申请日：2007-02-26

    申请人： Soon-won Hwang ,  I-hun Song ,  Geun-young Yeom ,  Seok-jae Chung

    发明人： Soon-won Hwang ,  I-hun Song ,  Geun-young Yeom ,  Seok-jae Chung

    IPC分类号： H01L29/82

    CPC分类号： H01L43/12 ,  G11C11/16

    摘要： Provided is a method of manufacturing a nano-sized MTJ cell in which a contact in the MTJ cell is formed without forming a contact hole. The method of forming the MTJ cell includes forming an MTJ layer on a substrate, forming an MTJ cell region by patterning the MTJ layer, sequentially depositing an insulating layer and a mask layer on the MTJ layer, exposing an upper surface of the MTJ cell region by etching the mask layer and the insulating layer at the same etching rate, and depositing a metal layer on the insulating layer and the MTJ layer.

    摘要翻译： 提供一种制造其中形成MTJ电池中的接触而不形成接触孔的纳米尺寸的MTJ电池的方法。 形成MTJ单元的方法包括在基板上形成MTJ层，通过图案化MTJ层形成MTJ单元区域，在MTJ层上依次沉积绝缘层和掩模层，暴露MTJ单元区域的上表面 通过以相同的蚀刻速率蚀刻掩模层和绝缘层，并在绝缘层和MTJ层上沉积金属层。

    Method of forming nano-sized MTJ cell without contact hole
    4.
    发明申请
    Method of forming nano-sized MTJ cell without contact hole 有权
    形成无接触孔的纳米尺寸MTJ电池的方法

    公开(公告)号：US20050158882A1

    公开(公告)日：2005-07-21

    申请号：US11033830

    申请日：2005-01-13

    申请人： Soon-won Hwang ,  I-hun Song ,  Geun-young Yeom ,  Seok-jae Chung

    发明人： Soon-won Hwang ,  I-hun Song ,  Geun-young Yeom ,  Seok-jae Chung

    IPC分类号： H01L21/28 ,  G11C11/15 ,  G11C11/16 ,  H01L21/8246 ,  H01L27/10 ,  H01L27/105 ,  H01L43/00 ,  H01L43/08 ,  H01L43/12

    CPC分类号： H01L43/12 ,  G11C11/16

    摘要： Provided is a method of manufacturing a nano-sized MTJ cell in which a contact in the MTJ cell is formed without forming a contact hole. The method of forming the MTJ cell includes forming an MTJ layer on a substrate, forming an MTJ cell region by patterning the MTJ layer, sequentially depositing an insulating layer and a mask layer on the MTJ layer, exposing an upper surface of the MTJ cell region by etching the mask layer and the insulating layer at the same etching rate, and depositing a metal layer on the insulating layer and the MTJ layer.

    摘要翻译： 提供一种制造其中形成MTJ电池中的接触而不形成接触孔的纳米尺寸的MTJ电池的方法。 形成MTJ单元的方法包括在基板上形成MTJ层，通过图案化MTJ层形成MTJ单元区域，在MTJ层上依次沉积绝缘层和掩模层，暴露MTJ单元区域的上表面 通过以相同的蚀刻速率蚀刻掩模层和绝缘层，并在绝缘层和MTJ层上沉积金属层。

    Method for forming magnetic tunneling junction layer for magnetic random access memory
    5.
    发明授权
    Method for forming magnetic tunneling junction layer for magnetic random access memory 有权
    磁性随机存取存储器磁隧道结层形成方法

    公开(公告)号：US06884731B2

    公开(公告)日：2005-04-26

    申请号：US10765279

    申请日：2004-01-28

    申请人： Soon-won Hwang ,  I-hun Song ,  Tae-wan Kim

    发明人： Soon-won Hwang ,  I-hun Song ,  Tae-wan Kim

    IPC分类号： H01L21/3065 ,  G11C11/14 ,  G11C11/15 ,  G11C11/16 ,  H01L21/302 ,  H01L21/336 ,  H01L21/461 ,  H01L21/70 ,  H01L21/8246 ,  H01L27/105 ,  H01L27/22 ,  H01L43/12

    CPC分类号： H01L27/228 ,  B82Y10/00 ,  G11C11/16 ,  H01L43/12

    摘要： A method of forming a magnetic tunneling junction (MTJ) layer for an MRAM includes sequentially forming a lower material layer, an insulation layer, and an upper material layer on a substrate, forming a mask pattern on a predetermined region of the upper material layer, sequentially removing the upper material layer, the insulation layer, and the lower material layer from around the mask pattern using plasma generated from an etching gas, wherein the etching gas is a mixture of a main gas and an additive gas having a predetermined mixture ratio and including no chlorine (Cl2) gas, and removing the mask pattern. Accordingly, an MTJ layer formed by the method may incur no thermal damage due to high temperature etching, no material deposits due to by-products of etching, and no step difference or corrosion due to chlorine gas, and may have an excellent profile.

    摘要翻译： 形成用于MRAM的磁隧道结（MTJ）层的方法包括：在衬底上依次形成下层材料层，绝缘层和上层材料层，在上层材料层的预定区域上形成掩模图案， 使用从蚀刻气体产生的等离子体从掩模图案周围顺序地去除上部材料层，绝缘层和下部材料层，其中，蚀刻气体是主要气体和具有预定混合比的添加剂气体的混合物， 包括没有氯（Cl 2/2））气体，并且去除掩模图案。 因此，通过该方法形成的MTJ层可能不会由于高温蚀刻而导致热损伤，由于蚀刻的副产物而没有材料沉积，并且没有由于氯气导致的阶梯差或腐蚀，并且可能具有优异的外形。

    High-voltage oxide transistor and method of manufacturing the same
    7.
    发明授权
    High-voltage oxide transistor and method of manufacturing the same 有权
    高压氧化物晶体管及其制造方法

    公开(公告)号：US08698246B2

    公开(公告)日：2014-04-15

    申请号：US13547200

    申请日：2012-07-12

    申请人： Sang-hun Jeon ,  Chang-jung Kim ,  I-hun Song

    发明人： Sang-hun Jeon ,  Chang-jung Kim ,  I-hun Song

    IPC分类号： H01L29/10 ,  H01L29/15 ,  H01L29/80 ,  H01L27/12 ,  H01L23/62 ,  H01L21/00 ,  H01L21/84 ,  H01L21/337

    CPC分类号： H01L29/42384 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78696

    摘要： A high-voltage oxide transistor includes a substrate; a channel layer disposed on the substrate; a gate electrode disposed on the substrate to correspond to the channel layer; a source contacting a first side of the channel layer; and a drain contacting a second side of the channel layer, wherein the channel layer includes a plurality of oxide layers, and none of the plurality of oxide layers include silicon. The gate electrode may be disposed on or under the channel layer. Otherwise, the gate electrodes may be disposed respectively on and under the channel layer.

    摘要翻译： 高压氧化物晶体管包括基板; 设置在所述基板上的沟道层; 设置在所述基板上以对应于所述沟道层的栅电极; 源极，与所述沟道层的第一侧接触; 以及与沟道层的第二面接触的漏极，其中所述沟道层包括多个氧化物层，并且所述多个氧化物层中没有一个包括硅。 栅电极可以设置在沟道层上或下面。 否则，栅极电极可以分别设置在沟道层上和下面。

    Stacked memory device and method thereof
    9.
    发明授权
    Stacked memory device and method thereof 有权
    堆叠式存储器件及其方法

    公开(公告)号：US08547719B2

    公开(公告)日：2013-10-01

    申请号：US12588275

    申请日：2009-10-09

    申请人： Jae-chul Park ,  Kee-won Kwon ,  I-hun Song ,  Young-soo Park ,  Chang-jung Kim ,  Sang-wook Kim ,  Sun-il Kim

    发明人： Jae-chul Park ,  Kee-won Kwon ,  I-hun Song ,  Young-soo Park ,  Chang-jung Kim ,  Sang-wook Kim ,  Sun-il Kim

    IPC分类号： G11C5/02

    CPC分类号： G11C5/02 ,  G11C5/143 ,  G11C7/18 ,  G11C8/12 ,  G11C13/0023 ,  G11C2213/71

    摘要： A stacked memory device includes a plurality of memory layers, where at least one of the plurality of memory layers is stacked on another of the plurality of memory layers and each of the memory layers includes an array of memory cells, a first active circuit unit configured to classify and process address information for at least one of the memory cells as vertical address information and horizontal address information, and at least one second active circuit unit configured to generate a memory selection signal for at least one of the memory cells based on signals processed by the first active circuit unit.

    摘要翻译： 堆叠存储器件包括多个存储器层，其中多个存储器层中的至少一个堆叠在多个存储器层中的另一个上，并且每个存储器层包括存储器单元阵列，第一有源电路单元配置 将至少一个存储器单元的地址信息分类并处理为垂直地址信息和水平地址信息，以及至少一个第二有源电路单元，配置为基于处理的信号为存储器单元中的至少一个生成存储器选择信号 由第一有源电路单元。