公开(公告)号：US06884681B1

公开(公告)日：2005-04-26

申请号：US10672093

申请日：2003-09-26

申请人： Tazrien Kamal ,  Arvind Halliyal ,  Minh Van Ngo ,  Mark T. Ramsbey ,  Jean Y. Yang ,  Hidehiko Shiraiwa ,  Rinji Sugino

发明人： Tazrien Kamal ,  Arvind Halliyal ,  Minh Van Ngo ,  Mark T. Ramsbey ,  Jean Y. Yang ,  Hidehiko Shiraiwa ,  Rinji Sugino

IPC分类号： H01L21/336 ,  H01L21/8246

CPC分类号： H01L27/11568 ,  H01L29/66833

摘要： A method for manufacturing a MirrorBit® Flash memory includes providing a semiconductor substrate and successively depositing a first insulating layer, a charge-trapping layer, and a second insulating layer. First and second bitlines are implanted and wordlines are formed before completing the memory. Spacers are formed between the wordlines and an inter-layer dielectric layer is formed over the wordlines. One or more of the second insulating layer, wordlines, spacers, and inter-layer dielectric layers are deuterated, replacing hydrogen bonds with deuterium, thus improving data retention and substantially reducing charge loss.

摘要翻译： 一种用于制造MirrorBit（闪存）闪存的方法包括：提供半导体衬底，并依次沉积第一绝缘层，电荷俘获层和第二绝缘层。 植入第一和第二位线，并在完成内存之前形成字线。 在字线之间形成间隔，并且在字线之间形成层间电介质层。 第二绝缘层，字线，间隔层和层间电介质层中的一个或多个被氘化，用氘替代氢键，从而改善数据保留并显着降低电荷损失。

公开(公告)号：US06670241B1

公开(公告)日：2003-12-30

申请号：US10128771

申请日：2002-04-22

申请人： Tazrien Kamal ,  Arvind Halliyal ,  Minh Van Ngo ,  Mark T. Ramsbey ,  Jean Y. Yang ,  Hidehiko Shiraiwa ,  Rinji Sugino

发明人： Tazrien Kamal ,  Arvind Halliyal ,  Minh Van Ngo ,  Mark T. Ramsbey ,  Jean Y. Yang ,  Hidehiko Shiraiwa ,  Rinji Sugino

IPC分类号： H01L21336

CPC分类号： H01L27/11568 ,  H01L29/66833

摘要： A device and method for manufacturing thereof for a MirrorBit® Flash memory includes providing a semiconductor substrate and successively depositing a first insulating layer, a charge-trapping layer, and a second insulating layer. First and second bitlines are implanted and wordlines are formed before completing the memory. Spacers are formed between the wordlines and an inter-layer dielectric layer is formed over the wordlines. One or more of the second insulating layer, wordlines, spacers, and inter-layer dielectric layers are deuterated, replacing hydrogen bonds with deuterium, thus improving data retention and substantially reducing charge loss.

摘要翻译： 用于制造MirrorBit（闪存）闪存的器件及其制造方法包括：提供半导体衬底，并依次沉积第一绝缘层，电荷俘获层和第二绝缘层。 植入第一和第二位线，并在完成内存之前形成字线。 在字线之间形成间隔，并且在字线之间形成层间电介质层。 第二绝缘层，字线，间隔层和层间电介质层中的一个或多个被氘化，用氘替代氢键，从而改善数据保留并显着降低电荷损失。

公开(公告)号：US07297592B1

公开(公告)日：2007-11-20

申请号：US11195201

申请日：2005-08-01

申请人： Minh Van Ngo ,  Arvind Halliyal ,  Tazrien Kamal ,  Hidehiko Shiraiwa ,  Rinji Sugino ,  Dawn Hopper ,  Pei-Yuan Gao

发明人： Minh Van Ngo ,  Arvind Halliyal ,  Tazrien Kamal ,  Hidehiko Shiraiwa ,  Rinji Sugino ,  Dawn Hopper ,  Pei-Yuan Gao

IPC分类号： H01L21/8247

CPC分类号： H01L21/28282 ,  H01L21/3185 ,  H01L27/11568

摘要： A manufacturing method for a dual bit flash memory includes providing a semiconductor substrate and depositing a charge-trapping dielectric layer with the depositing performed without using ammonia at an ultra-slow deposition rate. First and second bitlines are implanted and a wordline layer is deposited. A hard mask layer is deposited over the wordline layer. A photoresist is deposited over the wordline layer and used to form a hard mask. The photoresist is removed. The wordline layer is processed using the hard mask to form a wordline and the hard mask is removed. A reduced hydrogen, high-density data retention liner to reduce charge loss, covers the wordline and the charge-trapping dielectric layer. An interlayer dielectric layer is deposited over the data retention liner.

摘要翻译： 一种用于双位闪速存储器的制造方法包括提供半导体衬底和沉积电荷捕获电介质层，其中沉积是以超低沉积速率使用氨而不使用氨。 植入第一和第二位线，并存放字线层。 硬掩模层沉积在字线层上。 光刻胶沉积在字线层上并用于形成硬掩模。 去除光致抗蚀剂。 使用硬掩模处理字线层以形成字线，并且去除硬掩模。 减少氢，高密度数据保持衬垫以减少电荷损失，覆盖字线和电荷捕获电介质层。 层间绝缘层沉积在数据保持衬里上。

公开(公告)号：US06803265B1

公开(公告)日：2004-10-12

申请号：US10109234

申请日：2002-03-27

申请人： Minh Van Ngo ,  Arvind Halliyal ,  Tazrien Kamal ,  Hidehiko Shiraiwa ,  Rinji Sugino ,  Dawn M. Hopper ,  Pei-Yuan Gao

发明人： Minh Van Ngo ,  Arvind Halliyal ,  Tazrien Kamal ,  Hidehiko Shiraiwa ,  Rinji Sugino ,  Dawn M. Hopper ,  Pei-Yuan Gao

IPC分类号： H01L21337

CPC分类号： H01L27/11568 ,  H01L23/26 ,  H01L27/115 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： A manufacturing method for an integrated circuit memory includes providing a semiconductor substrate and depositing a charge-trapping dielectric layer. First and second bitlines are implanted and a wordline layer is deposited. A hard mask layer is deposited over the wordline layer. A photoresist is deposited over the wordline layer and used to form a hard mask. The photoresist is removed. The wordline layer is processed using the hard mask to form a wordline and the hard mask is removed. A reduced hydrogen, ultra-violet block data retention liner covers the wordline and the charge-trapping dielectric layer. The reduced hydrogen levels reduce the charge loss compared to prior art. The surface of the liner is processed to block UV light before completing the integrated circuit.

摘要翻译： 集成电路存储器的制造方法包括提供半导体衬底和沉积电荷俘获电介质层。 植入第一和第二位线，并存放字线层。 硬掩模层沉积在字线层上。 光刻胶沉积在字线层上并用于形成硬掩模。 去除光致抗蚀剂。 使用硬掩模处理字线层以形成字线，并且去除硬掩模。 减少的氢，紫外阻挡数据保持衬里覆盖字线和电荷捕获介电层。 与现有技术相比，降低的氢含量降低了电荷损失。 在完成集成电路之前，衬里的表面被处理以阻挡UV光。

公开(公告)号：US06949481B1

公开(公告)日：2005-09-27

申请号：US10731494

申请日：2003-12-09

申请人： Arvind Halliyal ,  Fred T K Cheung ,  Rinji Sugino ,  Hidehiko Shiraiwa ,  Tazrien Kamal ,  Jean Y. Yang

发明人： Arvind Halliyal ,  Fred T K Cheung ,  Rinji Sugino ,  Hidehiko Shiraiwa ,  Tazrien Kamal ,  Jean Y. Yang

IPC分类号： H01L21/28 ,  H01L21/31 ,  H01L21/314 ,  H01L21/316 ,  H01L21/336

CPC分类号： G11C16/0475 ,  H01L21/0217 ,  H01L21/02326 ,  H01L21/02337 ,  H01L21/0234 ,  H01L21/28282 ,  H01L21/3105 ,  H01L29/6656 ,  H01L29/66833

摘要： Process for fabricating a semiconductor device including steps of providing a semiconductor substrate having formed thereon a semiconductor device; depositing over the semiconductor device a spacer layer, the spacer layer having a first hydrogen content; and applying a treatment to reduce the first hydrogen content to a second hydrogen content. The invention is particularly useful when applied to flash memory devices such as a charge trapping dielectric flash memory device.

摘要翻译： 一种制造半导体器件的方法，包括以下步骤：提供其上形成有半导体器件的半导体衬底; 在所述半导体器件上沉积间隔层，所述间隔层具有第一氢含量; 以及施加处理以将第一氢含量降低至第二氢含量。 当应用于诸如电荷捕获电介质闪存器件的闪存器件时，本发明特别有用。

公开(公告)号：US07033957B1

公开(公告)日：2006-04-25

申请号：US10358586

申请日：2003-02-05

申请人： Hidehiko Shiraiwa ,  Tazrien Kamal ,  Mark Ramsbey ,  Inkuk Kang ,  Jaeyong Park ,  Rinji Sugino ,  Jean Y. Yang ,  Fred T K Cheung ,  Arvind Halliyal ,  Amir H. Jafarpour

发明人： Hidehiko Shiraiwa ,  Tazrien Kamal ,  Mark Ramsbey ,  Inkuk Kang ,  Jaeyong Park ,  Rinji Sugino ,  Jean Y. Yang ,  Fred T K Cheung ,  Arvind Halliyal ,  Amir H. Jafarpour

IPC分类号： H01L21/31

CPC分类号： H01L29/66825 ,  H01L21/28273 ,  H01L21/3144 ,  H01L29/513 ,  H01L29/792 ,  Y10S438/954

摘要： Process for reducing charge leakage in a SONOS flash memory device, including in one embodiment, forming a bottom oxide layer of an ONO structure on the semiconductor substrate to form an oxide/silicon interface having a first oxygen content adjacent the oxide/silicon interface; treating the bottom oxide layer to increase the first oxygen content to a second oxygen content adjacent the oxide/silicon interface; and depositing a nitride charge-storage layer on the bottom oxide layer. In another embodiment, process for reducing charge leakage in a SONOS flash memory device, including forming a bottom oxide layer of an ONO structure on a surface of the semiconductor substrate having an oxide/silicon interface with a super-stoichiometric oxygen content adjacent the oxide/silicon interface; and depositing a nitride charge-storage layer on the bottom oxide layer.

摘要翻译： 包括在一个实施例中，在半导体衬底上形成ONO结构的底部氧化物层以形成具有与氧化物/硅界面相邻的第一氧含量的氧化物/硅界面的方法，用于减少SONOS闪速存储器件中的电荷泄漏的方法; 处理底部氧化物层以将第一氧含量增加到邻近氧化物/硅界面的第二氧含量; 以及在底部氧化物层上沉积氮化物电荷存储层。 在另一个实施方案中，用于减少SONOS闪速存储器件中的电荷泄漏的方法，包括在半导体衬底的表面上形成具有超化学计量氧含量的氧化物/硅界面的氧化物/硅界面的氧化物/ 硅界面; 以及在底部氧化物层上沉积氮化物电荷存储层。

公开(公告)号：US07074677B1

公开(公告)日：2006-07-11

申请号：US10307189

申请日：2002-11-29

申请人： Arvind Halliyal ,  Minh Van Ngo ,  Hidehiko Shiraiwa ,  Rinji Sugino

发明人： Arvind Halliyal ,  Minh Van Ngo ,  Hidehiko Shiraiwa ,  Rinji Sugino

IPC分类号： H01L21/336

CPC分类号： H01L27/115 ,  H01L27/11568 ,  Y10S438/954

摘要： A manufacturing method for a Flash memory includes depositing a first dielectric layer on a semiconductor substrate. A low hydrogen charge-trapping dielectric layer is deposited followed by a second dielectric layer. First and second bitlines are implanted and a wordline layer is deposited.

摘要翻译： 一种闪速存储器的制造方法，包括在半导体衬底上沉积第一介电层。 沉积低氢电荷捕获电介质层，然后沉积第二介电层。 植入第一和第二位线，并存放字线层。

公开(公告)号：US07163860B1

公开(公告)日：2007-01-16

申请号：US10430471

申请日：2003-05-06

申请人： Tazrien Kamal ,  Yun Wu ,  Mark Ramsbey ,  Jean Yee-Mei Yang ,  Arvind Halliyal ,  Rinji Sugino ,  Hidehiko Shiraiwa ,  Fred T K Cheung

发明人： Tazrien Kamal ,  Yun Wu ,  Mark Ramsbey ,  Jean Yee-Mei Yang ,  Arvind Halliyal ,  Rinji Sugino ,  Hidehiko Shiraiwa ,  Fred T K Cheung

IPC分类号： H01L21/8247

CPC分类号： H01L21/28282 ,  H01L29/7923 ,  Y10S438/954

摘要： The present invention, in one embodiment, relates to a process for fabricating a charge trapping dielectric flash memory device including steps of providing a semiconductor substrate having formed thereon a gate stack comprising a charge trapping dielectric charge storage layer and a control gate electrode overlying the charge trapping dielectric charge storage layer; forming an oxide layer over at least the gate stack; and depositing a spacer layer over the gate stack, wherein the depositing step deposits a spacer material having a reduced hydrogen content relative to a hydrogen content of a conventional spacer material.

摘要翻译： 本发明在一个实施例中涉及一种用于制造电荷俘获电介质闪存器件的方法，该器件包括提供半导体衬底，该半导体衬底上形成有包括电荷俘获介电电荷存储层和覆盖电荷的控制栅电极 俘获介电电荷存储层; 至少在所述栅叠层上形成氧化层; 以及在所述栅极堆叠上沉积间隔层，其中所述沉积步骤沉积相对于常规间隔物材料的氢含量具有降低的氢含量的间隔物材料。

公开(公告)号：US06765254B1

公开(公告)日：2004-07-20

申请号：US10460279

申请日：2003-06-12

申请人： Angela Hui ,  Minh V. Ngo ,  Ning Cheng ,  Jaeyong Park ,  Jean Y. Yang ,  Hidehiko Shiraiwa ,  Rinji Sugino ,  Tazrien Kamal ,  Cinti X. Chen

发明人： Angela Hui ,  Minh V. Ngo ,  Ning Cheng ,  Jaeyong Park ,  Jean Y. Yang ,  Hidehiko Shiraiwa ,  Rinji Sugino ,  Tazrien Kamal ,  Cinti X. Chen

IPC分类号： H01L27108

CPC分类号： H01L27/115 ,  H01L23/552 ,  H01L27/11521 ,  H01L27/11568 ,  H01L2924/0002 ,  H01L2924/00

摘要： According to one exemplary embodiment, a structure comprises a substrate. The structure further comprises at least one memory cell situated on the substrate. The at least one memory cell may be, for example, a flash memory cell, such as a SONOS flash memory cell. The structure further comprises an interlayer dielectric layer situated over the at least one memory cell and over the substrate. According to this exemplary embodiment, the structure further comprises a UV radiation blocking layer which comprises silicon-rich TCS nitride. Further, an oxide cap layer is situated over the UV radiation blocking layer. The structure might further comprise an antireflective coating layer over the oxide cap layer. The interlayer dielectric may comprise BPSG and the oxide cap layer may comprise TEOS oxide.

摘要翻译： 根据一个示例性实施例，一种结构包括基底。 该结构还包括位于基板上的至少一个存储单元。 至少一个存储单元可以是例如闪存单元，例如SONOS闪存单元。 所述结构还包括位于所述至少一个存储器单元上方并位于所述衬底之上的层间电介质层。 根据该示例性实施例，该结构还包括包含富含硅的TCS氮化物的UV辐射阻挡层。 此外，氧化物覆盖层位于UV辐射阻挡层上。 该结构还可以包括氧化物覆盖层上的抗反射涂层。 层间电介质可以包括BPSG，并且氧化物覆盖层可以包含TEOS氧化物。

公开(公告)号：US08647969B1

公开(公告)日：2014-02-11

申请号：US13362899

申请日：2012-01-31

申请人： Rinji Sugino ,  Yider Wu ,  Minh Van Ngo ,  Jeffrey Sinclair Glick ,  Kuo Tung Chang

发明人： Rinji Sugino ,  Yider Wu ,  Minh Van Ngo ,  Jeffrey Sinclair Glick ,  Kuo Tung Chang

IPC分类号： H01L21/20

CPC分类号： H01L21/02532 ,  H01L21/0237 ,  H01L21/02488 ,  H01L21/02595 ,  H01L21/0262 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11521 ,  H01L27/11568

摘要： A method of manufacturing a memory device includes forming a first dielectric layer over a substrate, forming a charge storage element over the first dielectric layer and forming an inter-gate dielectric over the charge storage element. The method also includes depositing a silicon control gate layer over the inter-gate dielectric using a reactant that contains chlorine.

摘要翻译： 一种制造存储器件的方法包括在衬底上形成第一介电层，在第一介电层上形成电荷存储元件，并在电荷存储元件上形成栅极间电介质。 该方法还包括使用含氯的反应物在栅极间电介质上沉积硅控制栅极层。