公开(公告)号：US20070096264A1

公开(公告)日：2007-05-03

申请号：US11261616

申请日：2005-10-31

申请人： Tsang-Jiuh Wu ,  Syun-Ming Jang

发明人： Tsang-Jiuh Wu ,  Syun-Ming Jang

IPC分类号： H01L23/52

CPC分类号： H01L21/76829 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/3145 ,  H01L21/3148 ,  H01L21/31612

摘要： A semiconductor device includes a substrate, an inter-metal dielectric (IMD) layer over the substrate, and either a nitrogen-containing tetraethoxysilane (TEOS) oxide layer or an oxygen-rich TEOS oxide layer over the IMD layer. The molecular ratio of oxygen in the oxygen-rich TEOS oxide layer is greater than 70%. The IMD layer comprises an extra-low dielectric constant (ELK) layer.

摘要翻译： 半导体器件包括衬底，衬底上的金属间电介质（IMD）层以及IMD层上的含氮四乙氧基硅烷（TEOS）氧化物层或富氧TEOS氧化物层。 富氧TEOS氧化物层中氧的分子比大于70％。 IMD层包括超低介电常数（ELK）层。

公开(公告)号：US07629690B2

公开(公告)日：2009-12-08

申请号：US11294140

申请日：2005-12-05

申请人： Tsang-Jiuh Wu ,  Syun-Ming Jang

发明人： Tsang-Jiuh Wu ,  Syun-Ming Jang

IPC分类号： H01L29/40 ,  H01L23/52

CPC分类号： H01L23/53295 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76849 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

摘要： A non-ESL semiconductor interconnection structure and a method of forming the same are provided. The non-ESL semiconductor interconnection structure includes a first low-k dielectric layer comprising a first region and a second region overlying the substrate, a plurality of conductive features in the first low-k dielectric layer, a cap layer on at least a portion of the conductive features, and a dielectric capping layer overlying the first low-k dielectric layer in the second region but not in the first region. The conductive features in the second region have a substantially greater spacing than the conductive features in the first region. The dielectric capping layer preferably has an inherent compressive stress.

摘要翻译： 提供非ESL半导体互连结构及其形成方法。 非ESL半导体互连结构包括第一低k电介质层，其包括覆盖衬底的第一区域和第二区域，第一低k电介质层中的多个导电特征，至少部分 导电特征以及覆盖第二区域中第一低k电介质层但不在第一区域中的介电覆盖层。 第二区域中的导电特征具有比第一区域中的导电特征大得多的间隔。 电介质覆盖层优选具有固有的压缩应力。

公开(公告)号：US07414315B2

公开(公告)日：2008-08-19

申请号：US11261616

申请日：2005-10-31

申请人： Tsang-Jiuh Wu ,  Syun-Ming Jang

发明人： Tsang-Jiuh Wu ,  Syun-Ming Jang

IPC分类号： H01L23/532

CPC分类号： H01L21/76829 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/3145 ,  H01L21/3148 ,  H01L21/31612

摘要： A semiconductor device includes a substrate, an inter-metal dielectric (IMD) layer over the substrate, and either a nitrogen-containing tetraethoxysilane (TEOS) oxide layer or an oxygen-rich TEOS oxide layer over the IMD layer. The molecular ratio of oxygen in the oxygen-rich TEOS oxide layer is greater than 70%. The IMD layer comprises an extra-low dielectric constant (ELK) layer.

摘要翻译： 半导体器件包括衬底，衬底上的金属间电介质（IMD）层以及IMD层上的含氮四乙氧基硅烷（TEOS）氧化物层或富氧TEOS氧化物层。 富氧TEOS氧化物层中氧的分子比大于70％。 IMD层包括超低介电常数（ELK）层。

公开(公告)号：US20080171442A1

公开(公告)日：2008-07-17

申请号：US11652077

申请日：2007-01-11

申请人： Tsang-Jiuh Wu ,  Syun-Ming Jang ,  Ming-Chung Liang ,  Hsin-Yl Tsai

发明人： Tsang-Jiuh Wu ,  Syun-Ming Jang ,  Ming-Chung Liang ,  Hsin-Yl Tsai

IPC分类号： H01L21/768

CPC分类号： H01L21/76804 ,  H01L21/76807 ,  H01L21/76814 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A process for forming an interconnect structure in a low-k dielectric layer includes etching to form trenches in the dielectric layer, removal of photoresist, and further etching to remove damaged portions of the dielectric layer in sidewalls of the trenches. An interconnect structure includes a low-k dielectric layer formed on a substrate, and a conductor embedded in the dielectric layer, the conductor having an edge portion with an inwardly rounded shape.

摘要翻译： 用于在低k电介质层中形成互连结构的工艺包括蚀刻以在电介质层中形成沟槽，去除光致抗蚀剂，并进一步蚀刻以除去沟槽侧壁中介质层的损坏部分。 互连结构包括形成在基板上的低k电介质层和嵌入电介质层中的导体，该导体具有向内圆形的边缘部分。

公开(公告)号：US07670947B2

公开(公告)日：2010-03-02

申请号：US11652077

申请日：2007-01-11

申请人： Tsang-Jiuh Wu ,  Syun-Ming Jang ,  Ming-Chung Liang ,  Hsin-Yi Tsai

发明人： Tsang-Jiuh Wu ,  Syun-Ming Jang ,  Ming-Chung Liang ,  Hsin-Yi Tsai

IPC分类号： H01L21/4763 ,  H01L21/311

CPC分类号： H01L21/76804 ,  H01L21/76807 ,  H01L21/76814 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A process for forming an interconnect structure in a low-k dielectric layer includes etching to form trenches in the dielectric layer, removal of photoresist, and further etching to remove damaged portions of the dielectric layer in sidewalls of the trenches. An interconnect structure includes a low-k dielectric layer formed on a substrate, and a conductor embedded in the dielectric layer, the conductor having an edge portion with an inwardly rounded shape.

摘要翻译： 用于在低k电介质层中形成互连结构的工艺包括蚀刻以在电介质层中形成沟槽，去除光致抗蚀剂，并进一步蚀刻以除去沟槽侧壁中介质层的损坏部分。 互连结构包括形成在基板上的低k电介质层和嵌入电介质层中的导体，该导体具有向内圆形的边缘部分。

公开(公告)号：US20070200241A1

公开(公告)日：2007-08-30

申请号：US11294140

申请日：2005-12-05

申请人： Tsang-Jiuh Wu ,  Syun-Ming Jang

发明人： Tsang-Jiuh Wu ,  Syun-Ming Jang

IPC分类号： H01L23/52

CPC分类号： H01L23/53295 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76849 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

摘要： A non-ESL semiconductor interconnection structure and a method of forming the same are provided. The non-ESL semiconductor interconnection structure includes a first low-k dielectric layer comprising a first region and a second region overlying the substrate, a plurality of conductive features in the first low-k dielectric layer, a cap layer on at least a portion of the conductive features, and a dielectric capping layer overlying the first low-k dielectric layer in the second region but not in the first region. The conductive features in the second region have a substantially greater spacing than the conductive features in the first region. The dielectric capping layer preferably has an inherent compressive stress.

摘要翻译： 提供非ESL半导体互连结构及其形成方法。 非ESL半导体互连结构包括第一低k电介质层，其包括覆盖衬底的第一区域和第二区域，第一低k电介质层中的多个导电特征，至少部分 导电特征以及覆盖第二区域中第一低k电介质层但不在第一区域中的介电覆盖层。 第二区域中的导电特征具有比第一区域中的导电特征大得多的间隔。 电介质覆盖层优选具有固有的压缩应力。

公开(公告)号：US09647066B2

公开(公告)日：2017-05-09

申请号：US13454960

申请日：2012-04-24

申请人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

发明人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

IPC分类号： H01L27/088 ,  H01L29/10 ,  H01L21/8234 ,  H01L29/66 ,  H01L29/78 ,  H01L21/20

CPC分类号： H01L29/10 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/6681 ,  H01L29/785

摘要： A FinFET device may include a dummy FinFET structure laterally adjacent an active FinFET structure to reduce stress imbalance and the effects of stress imbalance on the active FinFET structure. The FinFET device comprises an active FinFET comprising a plurality of semiconductor fins, and a dummy FinFET comprising a plurality of semiconductor fins. The active FinFET and the dummy FinFET are laterally spaced from each other by a spacing that is related to the fin pitch of the active FinFET.

公开(公告)号：US09269612B2

公开(公告)日：2016-02-23

申请号：US13434691

申请日：2012-03-29

申请人： Chien-An Chen ,  Wen-Jiun Liu ,  Chun-Chieh Lin ,  Hung-Wen Su ,  Ming-Hsing Tsai ,  Syun-Ming Jang

发明人： Chien-An Chen ,  Wen-Jiun Liu ,  Chun-Chieh Lin ,  Hung-Wen Su ,  Ming-Hsing Tsai ,  Syun-Ming Jang

IPC分类号： H01L21/768 ,  H01L23/532

CPC分类号： H01L21/76877 ,  H01L21/76802 ,  H01L21/76819 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76847 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76864 ,  H01L21/76882 ,  H01L21/76886 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： An interconnect structure includes a first trench and a second trench. The second trench is wider than the first trench. Both trenches are lined with a diffusion barrier layer, and a first conductive layer is deposited over the diffusion barrier layer. A metal cap layer is deposited over the first conductive layer. A second conductive layer is deposited over the metal cap layer in the second trench.

摘要翻译： 互连结构包括第一沟槽和第二沟槽。 第二沟槽比第一沟槽宽。 这两个沟槽都带有扩散阻挡层，并且第一导电层沉积在扩散阻挡层上。 在第一导电层上沉积金属覆盖层。 第二导电层沉积在第二沟槽中的金属覆盖层上。

公开(公告)号：US09029260B2

公开(公告)日：2015-05-12

申请号：US13161701

申请日：2011-06-16

申请人： Chun Chieh Lin ,  Hung-Wen Su ,  Minghsing Tsai ,  Syun-Ming Jang

发明人： Chun Chieh Lin ,  Hung-Wen Su ,  Minghsing Tsai ,  Syun-Ming Jang

IPC分类号： H01L21/44 ,  H01L21/768 ,  H01L23/532

CPC分类号： H01L21/76877 ,  H01L21/76807 ,  H01L21/7681 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/76846 ,  H01L21/76885 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L29/511 ,  H01L2221/1031 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present disclosure provides a method of fabricating a semiconductor device. The method includes forming a patterned dielectric layer having a plurality of first openings. The method includes forming a conductive liner layer over the patterned dielectric layer, the conductive liner layer partially filling the first openings. The method includes forming a trench mask layer over portions of the conductive liner layer outside the first openings, thereby forming a plurality of second openings, a subset of which are formed over the first openings. The method includes depositing a conductive material in the first openings to form a plurality of vias and in the second openings to form a plurality of metal lines. The method includes removing the trench mask layer.

摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括形成具有多个第一开口的图案化电介质层。 该方法包括在图案化的介电层上形成导电衬垫层，导电衬垫层部分填充第一开口。 该方法包括在第一开口之外的导电衬垫层的部分上形成沟槽掩模层，从而形成多个第二开口，其中一部分形成在第一开口上。 该方法包括在第一开口中沉积导电材料以形成多个通孔，并且在第二开口中形成多个金属线。 该方法包括去除沟槽掩模层。

公开(公告)号：US08932962B2

公开(公告)日：2015-01-13

申请号：US13442040

申请日：2012-04-09

申请人： Weibo Yu ,  Kuo Bin Huang ,  Chao-Cheng Chen ,  Syun-Ming Jang

发明人： Weibo Yu ,  Kuo Bin Huang ,  Chao-Cheng Chen ,  Syun-Ming Jang

IPC分类号： H01L21/302

CPC分类号： H01L21/6708 ,  H01L21/30608 ,  H01L21/31111 ,  H01L21/67109 ,  H01L22/12 ,  H01L22/20

摘要： A method and apparatus for dispensing a liquid etchant onto a wafer dispenses the liquid etchant onto a wafer using a scanning dispensing nozzle while controlling the dispensing temperature of the etchant in real time as a function of the radial position of the dispensing nozzle over the wafer. The dispensing temperature of the etchant is controlled to enhance the effectiveness of the etchant and thus compensate for the lower etching rate zones in the wafer.

摘要翻译： 用于将液体蚀刻剂分配到晶片上的方法和设备使用扫描分配喷嘴将液体蚀刻剂分配到晶片上，同时根据分配喷嘴在晶片上的径向位置实时控制蚀刻剂的分配温度。 控制蚀刻剂的分配温度以提高蚀刻剂的有效性，从而补偿晶片中较低的蚀刻速率区域。