公开(公告)号：US06780776B1

公开(公告)日：2004-08-24

申请号：US10023328

申请日：2001-12-20

申请人： Wen-Jie Qi ,  John G. Pellerin ,  William G. En ,  Mark W. Michael ,  Darin A. Chan

发明人： Wen-Jie Qi ,  John G. Pellerin ,  William G. En ,  Mark W. Michael ,  Darin A. Chan

IPC分类号： H01L21302

CPC分类号： H01L29/6659 ,  H01L21/28247 ,  H01L21/31116 ,  H01L21/3185 ,  H01L29/6656

摘要： A method of forming a semiconductor device provides a gate electrode on a substrate and forms a polysilicon reoxidation layer over the substrate and the gate electrode. A nitride layer is deposited over the polysilicon reoxidation layer and anisotropically etched The etching stops on the polysilicon reoxidation layer, with nitride offset spacers being formed on the gate electrode. The use of the polysilicon reoxidation layer as an etch stop layer prevents the gouging of the silicon substrate underneath the nitride layer, while allowing the offset spacers to be formed.

摘要翻译： 形成半导体器件的方法在衬底上提供栅电极，并在衬底和栅电极上形成多晶硅再氧化层。 氮化物层沉积在多晶硅再氧化层上并各向异性蚀刻。多晶硅再氧化层上的蚀刻停止，在栅电极上形成氮化物偏移间隔物。 使用多晶硅再氧化层作为蚀刻停止层防止在氮化物层下方的硅衬底的气蚀，同时允许形成偏移间隔物。

公开(公告)号：US06764917B1

公开(公告)日：2004-07-20

申请号：US10023350

申请日：2001-12-20

申请人： Darin A. Chan ,  William G. En ,  John G. Pellerin ,  Mark W. Michael

发明人： Darin A. Chan ,  William G. En ,  John G. Pellerin ,  Mark W. Michael

IPC分类号： H01L2176

CPC分类号： H01L21/84 ,  H01L27/1203

摘要： A method of manufacturing a semiconductor device includes providing a silicon semiconductor layer over an insulating layer, and partially removing a first portion of the silicon layer. The silicon layer includes the first portion and a second portion, and a thickness of the second portion is greater than a thickness of the first portion. Initially, the first and second portions of the silicon layer initially can have the same thickness. A semiconductor device is also disclosed.

摘要翻译： 制造半导体器件的方法包括在绝缘层上提供硅半导体层，并部分地去除硅层的第一部分。 硅层包括第一部分和第二部分，第二部分的厚度大于第一部分的厚度。 最初，硅层的第一和第二部分最初可以具有相同的厚度。 还公开了一种半导体器件。

公开(公告)号：US6114235A

公开(公告)日：2000-09-05

申请号：US924571

申请日：1997-09-05

申请人： David K. Foote ,  Minh Van Ngo ,  Christopher F. Lyons ,  Fei Wang ,  Raymond T. Lee ,  William G. En ,  Susan H. Chen ,  Darin A. Chan

发明人： David K. Foote ,  Minh Van Ngo ,  Christopher F. Lyons ,  Fei Wang ,  Raymond T. Lee ,  William G. En ,  Susan H. Chen ,  Darin A. Chan

IPC分类号： H01L21/027 ,  H01L21/311 ,  H01L21/314 ,  H01L21/768 ,  H01L21/44

CPC分类号： H01L21/0276 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76829 ,  H01L21/7684 ,  H01L21/3145 ,  Y10S438/945

摘要： A multipurpose cap layer serves as a bottom anti-reflective coating (BARC) during the formation of a resist mask, a hardmask during subsequent etching processes, a hardened surface during subsequent deposition and planarization processes, and optionally as a diffusion barrier to mobile ions from subsequently deposited materials.

摘要翻译： 在形成抗蚀剂掩模，后续蚀刻工艺期间的硬掩模，随后的沉积和平坦化工艺期间的硬化表面，以及任选地作为对移动离子的扩散阻挡层，多功能盖层用作底部抗反射涂层（BARC） 随后沉积材料。

公开(公告)号：US06399480B1

公开(公告)日：2002-06-04

申请号：US09515319

申请日：2000-02-29

申请人： William G. En ,  Darin A. Chan ,  David K. Foote ,  Fei Wang ,  Minh Van Ngo

发明人： William G. En ,  Darin A. Chan ,  David K. Foote ,  Fei Wang ,  Minh Van Ngo

IPC分类号： H01L714263

CPC分类号： H01L21/76895 ,  H01L21/76897

摘要： At least one patterned dielectric layer is provided within a transistor arrangement to prevent a local interconnect from electrically contacting,the gate conductor due to misalignments during the damascene formation of etched openings used in forming local interconnects. By selectively etching through a plurality of dielectric layers during the local interconnect etching process, the patterned dielectric layer is left in place to prevent short-circuiting of the gate to an adjacent local interconnect that is slightly misaligned.

摘要翻译： 在晶体管布置内提供至少一个图案化的介电层，以防止局部互连在形成局部互连的蚀刻开口的镶嵌层形成期间由于不对准导致栅极导体电接触。 通过在局部互连蚀刻工艺期间通过选择性蚀刻穿过多个电介质层，将图案化的介电层留在原位以防止栅极短路到相邻的局部互连，其稍微错位。

公开(公告)号：US6121663A

公开(公告)日：2000-09-19

申请号：US992952

申请日：1997-12-18

申请人： William G. En ,  Darin A. Chan ,  David K. Foote ,  Fei Wang ,  Minh Van Ngo

发明人： William G. En ,  Darin A. Chan ,  David K. Foote ,  Fei Wang ,  Minh Van Ngo

IPC分类号： H01L21/60 ,  H01L21/768 ,  H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113

CPC分类号： H01L21/76895 ,  H01L21/76897

摘要： At least one patterned dielectric layer is provided within a transistor arrangement to prevent a local interconnect from electrically contacting the gate conductor due to misalignments during the damascene formation of etched openings used in forming local interconnects. By selectively etching through a plurality of dielectric layers during the local interconnect etching process, the patterned dielectric layer is left in place to prevent short-circuiting of the gate to an adjacent local interconnect that is slightly misaligned.

摘要翻译： 在晶体管布置内提供至少一个图形化的介电层，以防止局部互连在形成局部互连所用的蚀刻开口的镶嵌层形成期间由于不对准而电接触栅极导体。 通过在局部互连蚀刻工艺期间通过选择性蚀刻穿过多个电介质层，将图案化的介电层留在原位以防止栅极短路到相邻的局部互连，其稍微错位。

公开(公告)号：US5895269A

公开(公告)日：1999-04-20

申请号：US993887

申请日：1997-12-18

申请人： Fei Wang ,  Minh Van Ngo ,  Darin A. Chan ,  David K. Foote ,  William G. En

发明人： Fei Wang ,  Minh Van Ngo ,  Darin A. Chan ,  David K. Foote ,  William G. En

IPC分类号： H01L21/336 ,  H01L21/768 ,  H01L21/28 ,  H01L21/3205

CPC分类号： H01L29/6659 ,  H01L21/76895

摘要： During damascene formation of local interconnects in a semiconductor wafer, a punch-through region can be formed into the substrate as a result of exposing the oxide spacers that are adjacent to a transistor gate to one or more etching plasmas that are used to etch one or more overlying dielectric layers. A punch-through region can damage the transistor circuit. In order to prevent punch-through, the oxide spacers are removed prior to forming an overlying dielectric layer.

摘要翻译： 在半导体晶片中局部互连的镶嵌形成期间，由于将与晶体管栅极相邻的氧化物间隔物暴露于用于蚀刻一个或多个蚀刻等离子体的一个或多个蚀刻等离子体，可以将穿透区域形成为衬底， 更重叠的电介质层。 穿通区域可能会损坏晶体管电路。 为了防止穿透，在形成覆盖的介电层之前去除氧化物间隔物。

公开(公告)号：US07494885B1

公开(公告)日：2009-02-24

申请号：US10818155

申请日：2004-04-05

申请人： Mario M. Pelella ,  Darin A. Chan ,  Kei-Leong Ho ,  Lu You

发明人： Mario M. Pelella ,  Darin A. Chan ,  Kei-Leong Ho ,  Lu You

IPC分类号： H01L21/00

CPC分类号： H01L29/6659 ,  H01L29/41775 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/7833

摘要： According to one exemplary embodiment, a method for forming a field effect transistor on a substrate comprises a step of forming disposable spacers adjacent to a gate stack situated on the substrate, where the disposable spacers comprise amorphous carbon. The disposable spacers can be formed by depositing a layer of amorphous carbon on the gate stack and anisotropically etching the layer of amorphous carbon. The method further comprises forming source and drain regions in the substrate, where the source and drain regions are situated adjacent to the disposable spacers. According to this exemplary embodiment, the method further comprises removing the disposable spacers, where the removal of the disposable spacers causes substantially no gouging in the substrate. The disposable spacers can be removed by using a dry etch process. The method can further comprise forming extension regions in the substrate adjacent to the gate stack prior to forming the disposable spacers.

摘要翻译： 根据一个示例性实施例，用于在衬底上形成场效应晶体管的方法包括形成邻近位于衬底上的栅极堆叠的一次性间隔物的步骤，其中一次性间隔物包括无定形碳。 可以通过在栅极堆叠上沉积无定形碳层并且各向异性地蚀刻无定形碳层来形成一次性间隔物。 该方法还包括在衬底中形成源极和漏极区域，其中源极区域和漏极区域邻近一次性间隔物定位。 根据该示例性实施例，该方法还包括去除一次性间隔件，其中一次性间隔件的移除基本上不引起基板中的气刨。 可以通过使用干法蚀刻工艺去除一次性间隔物。 该方法还可以包括在形成一次性间隔件之前在邻近栅极堆叠的基板中形成延伸区域。

公开(公告)号：US07276755B2

公开(公告)日：2007-10-02

申请号：US11119660

申请日：2005-05-02

申请人： Darin A. Chan

发明人： Darin A. Chan

IPC分类号： H01L29/76

CPC分类号： H01L21/0217 ,  H01L21/02274 ,  H01L21/3145 ,  H01L21/3185 ,  H01L21/76832 ,  H01L21/76895 ,  H01L21/84 ,  H01L27/1203

摘要： An integrated circuit having a plurality of active areas separated from each other by a field region and a method for manufacturing the integrated circuit. A first polysilicon finger is formed over the first active area and the field region and a second polysilicon finger is formed over the second active area and the field region. A first dielectric layer is formed over the first active area and the field region and a second dielectric layer is formed over the second active area and the portion of the first dielectric layer over the field region. A first electrical interconnect is formed over and dielectrically isolated from the first polysilicon finger and a second electrical interconnect is formed over and dielectrically isolated from the second active area. The second electrical interconnect is electrically coupled to the second polysilicon finger.

摘要翻译： 具有通过场区域彼此分离的多个有源区域的集成电路和用于制造集成电路的方法。 在第一有源区域和场区域上形成第一多晶硅指状物，并且在第二有源区域和场区域上形成第二多晶硅指状物。 在第一有源区和场区上形成第一电介质层，并且第二介电层形成在场区上的第二有源区和第一电介质层的部分上。 第一电互连形成在第一多晶硅指状物的上并与之电介质隔离，并且第二电互连形成在第二有源区上并与之相互隔离。 第二电互连电连接到第二多晶硅指状物。

公开(公告)号：US6060393A

公开(公告)日：2000-05-09

申请号：US993888

申请日：1997-12-18

申请人： Minh Van Ngo ,  Darin A. Chan ,  David K. Foote

发明人： Minh Van Ngo ,  Darin A. Chan ,  David K. Foote

IPC分类号： H01L21/768 ,  H01L21/304

CPC分类号： H01L21/76895 ,  H01L21/76801

摘要： A deposition method allows for the forming of a uniform dielectric stop layer that is substantially void of defects caused by outgassing effects. The stop layer is deposited in a reactor chamber at a higher than normal temperature of at least 480.degree. C. The stop layer is then combined with an overlying dielectric layer to provide an inter-level dielectric structure through which a local interconnect can be formed to provide a conductive path to one or more regions of the underlying semiconductor devices.

摘要翻译： 沉积方法允许形成基本上没有由除气效应引起的缺陷的均匀的电介质停止层。 停止层沉积在高于至少480℃的常温的反应器室中。然后将停止层与覆盖的介电层组合以提供层间电介质结构，通过该层间电介质结构可以形成局部互连 为下面的半导体器件的一个或多个区域提供导电路径。

公开(公告)号：US5597458A

公开(公告)日：1997-01-28

申请号：US500296

申请日：1995-07-10

申请人： John E. Sanchez, Jr. ,  Darin A. Chan ,  Paul R. Besser

发明人： John E. Sanchez, Jr. ,  Darin A. Chan ,  Paul R. Besser

IPC分类号： C23C14/16 ,  C23C14/54 ,  H01L21/768 ,  C23C14/34

CPC分类号： C23C14/541 ,  C23C14/165 ,  H01L21/76838

摘要： A method for forming an alloy film by cooling a substrate during a sputter deposition process. In one embodiment, aluminum-copper (Al-Cu) alloy film is deposited on a substrate while the substrate is maintained at a temperature lower than 100.degree. C. during a sputter deposition process, thereby reducing the precipitation of CuAl.sub.2. The substrate is cooled by pumping a coolant gas through a cooled platen and against the substrate during processing. Subsequent film formation prior to etching is also performed below 100.degree. C. to prevent precipitation of CuAl.sub.2 until the Al-Cu alloy film is etched. Large crystal grains are formed by annealing the substrate after etching.

摘要翻译： 一种通过在溅射沉积工艺期间冷却基板来形成合金膜的方法。 在一个实施例中，在溅射沉积工艺期间，将基板保持在低于100℃的温度下，将铝 - 铜（Al-Cu）合金膜沉积在基板上，由此减少CuAl 2的析出。 通过在处理过程中将冷却剂气体泵送通过冷却的压板并抵靠衬底来冷却衬底。 在蚀刻之前的后续成膜也在低于100℃下进行，以防止CuAl2沉淀，直到蚀刻Al-Cu合金膜。 在蚀刻之后通过退火衬底形成大的晶粒。