利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

90 条记录 (耗时 0.026 秒)

    BIPOLAR STORAGE ELEMENTS FOR USE IN MEMORY CELLS AND METHODS OF FORMING THE SAME
    5.
    发明申请
    BIPOLAR STORAGE ELEMENTS FOR USE IN MEMORY CELLS AND METHODS OF FORMING THE SAME 审中-公开
    用于记忆细胞的双极存储元件及其形成方法

    公开(公告)号：US20120091418A1

    公开(公告)日：2012-04-19

    申请号：US12904770

    申请日：2010-10-14

    申请人： Yung-Tin Chen ,  Franz Kreupl ,  Steven Maxwell ,  Kun Hou

    发明人： Yung-Tin Chen ,  Franz Kreupl ,  Steven Maxwell ,  Kun Hou

    IPC分类号： H01L45/00 ,  H01L21/02

    CPC分类号： H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/149

    摘要： In some embodiments, a memory cell is provided that includes (1) a bipolar storage element formed from a metal-insulator-metal (MIM) stack including (a) a first conductive layer; (b) a reversible resistivity switching (RRS) layer formed above the first conductive layer; (c) a metal/metal oxide layer stack formed above the first conductive layer; and (d) a second conductive layer formed above the RRS layer and the metal/metal oxide layer stack; and (2) a steering element coupled to the storage element. Numerous other aspects are provided.

    摘要翻译： 在一些实施例中，提供了一种存储单元，其包括：（1）由金属 - 绝缘体 - 金属（MIM）堆叠形成的双极存储元件，包括：（a）第一导电层; （b）形成在第一导电层之上的可逆电阻率切换（RRS）层; （c）形成在所述第一导电层上方的金属/金属氧化物层堆叠; 和（d）形成在RRS层和金属/金属氧化物层堆叠之上的第二导电层; 和（2）联接到存储元件的操纵元件。 提供了许多其他方面。

    DIODES WITH NATIVE OXIDE REGIONS FOR USE IN MEMORY ARRAYS AND METHODS OF FORMING THE SAME
    6.
    发明申请
    DIODES WITH NATIVE OXIDE REGIONS FOR USE IN MEMORY ARRAYS AND METHODS OF FORMING THE SAME 有权
    具有用于存储器阵列的内部氧化物区域的二极体及其形成方法

    公开(公告)号：US20120193756A1

    公开(公告)日：2012-08-02

    申请号：US13020007

    申请日：2011-02-02

    申请人： Steven Maxwell ,  Abhijit Bandyopadhyay ,  Kun Hou ,  Er-Xuan Ping ,  Yung-Tin Chen ,  Li Xiao

    发明人： Steven Maxwell ,  Abhijit Bandyopadhyay ,  Kun Hou ,  Er-Xuan Ping ,  Yung-Tin Chen ,  Li Xiao

    IPC分类号： H01L29/861 ,  H01L21/36 ,  H01L29/92

    CPC分类号： H01L27/1021 ,  H01L29/868 ,  Y10S438/90

    摘要： In a first aspect, a vertical semiconductor diode is provided that includes (1) a first semiconductor layer formed above a substrate; (2) a second semiconductor layer formed above the first semiconductor layer; (3) a first native oxide layer formed above the first semiconductor layer; and (4) a third semiconductor layer formed above the first semiconductor layer, second semiconductor layer and first native oxide layer so as to form the vertical semiconductor diode that includes the first native oxide layer. Numerous other aspects are provided.

    摘要翻译： 在第一方面，提供一种垂直半导体二极管，其包括：（1）形成在基板上的第一半导体层; （2）形成在第一半导体层上方的第二半导体层; （3）形成在所述第一半导体层上方的第一自然氧化物层; 以及（4）形成在第一半导体层上的第三半导体层，第二半导体层和第一自然氧化物层，以形成包括第一自然氧化物层的垂直半导体二极管。 提供了许多其他方面。

    Diodes with native oxide regions for use in memory arrays and methods of forming the same
    7.
    发明授权
    Diodes with native oxide regions for use in memory arrays and methods of forming the same 有权
    具有用于存储器阵列的自然氧化物区域的二极管及其形成方法

    公开(公告)号：US08866124B2

    公开(公告)日：2014-10-21

    申请号：US13020007

    申请日：2011-02-02

    申请人： Steven Maxwell ,  Abhijit Bandyopadhyay ,  Kun Hou ,  Er-Xuan Ping ,  Yung-Tin Chen ,  Li Xiao

    发明人： Steven Maxwell ,  Abhijit Bandyopadhyay ,  Kun Hou ,  Er-Xuan Ping ,  Yung-Tin Chen ,  Li Xiao

    IPC分类号： H01L47/00 ,  H01L29/868 ,  H01L27/102

    CPC分类号： H01L27/1021 ,  H01L29/868 ,  Y10S438/90

    摘要： In a first aspect, a vertical semiconductor diode is provided that includes (1) a first semiconductor layer formed above a substrate; (2) a second semiconductor layer formed above the first semiconductor layer; (3) a first native oxide layer formed above the first semiconductor layer; and (4) a third semiconductor layer formed above the first semiconductor layer, second semiconductor layer and first native oxide layer so as to form the vertical semiconductor diode that includes the first native oxide layer. Numerous other aspects are provided.

    摘要翻译： 在第一方面，提供一种垂直半导体二极管，其包括：（1）形成在基板上的第一半导体层; （2）形成在第一半导体层上方的第二半导体层; （3）形成在所述第一半导体层上方的第一自然氧化物层; 以及（4）形成在第一半导体层上的第三半导体层，第二半导体层和第一自然氧化物层，以形成包括第一自然氧化物层的垂直半导体二极管。 提供了许多其他方面。

    MULTI-LEVEL MEMORY ARRAYS WITH MEMORY CELLS THAT EMPLOY BIPOLAR STORAGE ELEMENTS AND METHODS OF FORMING THE SAME
    8.
    发明申请
    MULTI-LEVEL MEMORY ARRAYS WITH MEMORY CELLS THAT EMPLOY BIPOLAR STORAGE ELEMENTS AND METHODS OF FORMING THE SAME 有权
    具有使用双极存储元件的存储器单元的多级存储器阵列及其形成方法

    公开(公告)号：US20120091427A1

    公开(公告)日：2012-04-19

    申请号：US12904802

    申请日：2010-10-14

    申请人： Yung-Tin Chen ,  Andrei Mihnea ,  Roy E. Scheuerlein ,  Luca Fasoli

    发明人： Yung-Tin Chen ,  Andrei Mihnea ,  Roy E. Scheuerlein ,  Luca Fasoli

    IPC分类号： H01L45/00 ,  H01L21/02

    CPC分类号： H01L27/2481 ,  G11C11/5685 ,  G11C13/0007 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2213/55 ,  G11C2213/56 ,  G11C2213/71 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/08 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1608

    摘要： In some embodiments, a memory array is provided that includes (1) a first memory cell having (a) a first conductive line; (b) a first bipolar storage element formed above the first conductive line; and (c) a second conductive line formed above the first bipolar storage element; and (2) a second memory cell formed above the first memory cell and having (a) a second bipolar storage element formed above the second conductive line; and (b) a third conductive line formed above the second bipolar storage element. The first and second memory cells share the second conductive line; the first bipolar storage element has a first storage element polarity orientation within the first memory cell; the second bipolar storage element has a second storage element polarity orientation within the second memory cell; and the second storage element polarity orientation is opposite the first storage element polarity orientation. Numerous other aspects are provided.

    摘要翻译： 在一些实施例中，提供了一种存储器阵列，其包括（1）具有（a）第一导电线的第一存储器单元; （b）形成在第一导线之上的第一双极存储元件; 和（c）形成在所述第一双极存储元件上方的第二导线; 以及（2）形成在所述第一存储单元上方的第二存储单元，并且具有（a）形成在所述第二导线上方的第二双极存储元件; 和（b）形成在第二双极存储元件上方的第三导线。 第一和第二存储单元共享第二导线; 第一双极存储元件在第一存储单元内具有第一存储元件极性取向; 所述第二双极存储元件在所述第二存储单元内具有第二存储元件极性取向; 并且第二存储元件极性取向与第一存储元件极性取向相反。 提供了许多其他方面。

    Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
    9.
    发明授权
    Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same 有权
    具有使用双极存储元件的存储器单元的多级存储器阵列及其形成方法

    公开(公告)号：US08841648B2

    公开(公告)日：2014-09-23

    申请号：US12904802

    申请日：2010-10-14

    申请人： Yung-Tin Chen ,  Andrei Mihnea ,  Roy E. Scheuerlein ,  Luca Fasoli

    发明人： Yung-Tin Chen ,  Andrei Mihnea ,  Roy E. Scheuerlein ,  Luca Fasoli

    IPC分类号： H01L47/00 ,  H01L45/00 ,  H01L27/24 ,  G11C13/00 ,  G11C11/56

    CPC分类号： H01L27/2481 ,  G11C11/5685 ,  G11C13/0007 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2213/55 ,  G11C2213/56 ,  G11C2213/71 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/08 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1608

    摘要： In some embodiments, a memory array is provided that includes (1) a first memory cell having (a) a first conductive line; (b) a first bipolar storage element formed above the first conductive line; and (c) a second conductive line formed above the first bipolar storage element; and (2) a second memory cell formed above the first memory cell and having (a) a second bipolar storage element formed above the second conductive line; and (b) a third conductive line formed above the second bipolar storage element. The first and second memory cells share the second conductive line; the first bipolar storage element has a first storage element polarity orientation within the first memory cell; the second bipolar storage element has a second storage element polarity orientation within the second memory cell; and the second storage element polarity orientation is opposite the first storage element polarity orientation. Numerous other aspects are provided.

    摘要翻译： 在一些实施例中，提供了一种存储器阵列，其包括（1）具有（a）第一导电线的第一存储器单元; （b）形成在第一导线之上的第一双极存储元件; 和（c）形成在所述第一双极存储元件上方的第二导线; 以及（2）形成在所述第一存储单元上方的第二存储单元，并且具有（a）形成在所述第二导线上方的第二双极存储元件; 和（b）形成在第二双极存储元件上方的第三导线。 第一和第二存储单元共享第二导线; 第一双极存储元件在第一存储单元内具有第一存储元件极性取向; 所述第二双极存储元件在所述第二存储单元内具有第二存储元件极性取向; 并且第二存储元件极性取向与第一存储元件极性取向相反。 提供了许多其他方面。