公开(公告)号：WO2011125802A1

公开(公告)日：2011-10-13

申请号：PCT/JP2011/058141

申请日：2011-03-30

Applicant: 株式会社神戸製鋼所 ,  寺尾 泰昭 ,  森田 晋也 ,  三木 綾 ,  富久 勝文 ,  後藤 裕史

Inventor： 寺尾　泰昭 ,  森田　晋也 ,  三木　綾 ,  富久　勝文 ,  後藤　裕史

IPC: H01L21/28 ,  G09F9/30 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/52 ,  H01L23/522 ,  H01L29/417 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L23/53238 ,  H01L21/28518 ,  H01L21/28556 ,  H01L21/3211 ,  H01L21/76867 ,  H01L27/124 ,  H01L29/458 ,  H01L29/4958 ,  H01L29/6659 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: 　Ｃｕ系合金配線膜と半導体層との間に通常設けられるバリアメタル層を省略しても優れた低接触抵抗を発揮し得、さらに密着性に優れた配線構造を提供する。本発明は、基板の上に、基板側から順に、半導体層と、Ｃｕ合金層とを備えた配線構造であって、前記半導体層と前記Ｃｕ合金層との間に、基板側から順に、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ－Ｓｉ拡散層との積層構造を含んでおり、前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素および酸素のいずれかの元素は前記半導体層のＳｉと結合しており、前記Ｃｕ合金層は、Ｃｕ－Ｘ合金層（第一層）と第二層とを含む積層構造である配線構造に関する。

Abstract translation: 公开了即使消除通常设置在Cu合金布线膜和半导体层之间的阻挡金属层以及具有优异的粘附性的布线结构，也可以获得优异的低接触电阻的布线结构。 布线结构在基板上依次从基板侧设置有半导体层和Cu合金层。 在半导体层和Cu合金层之间包含层叠结构。 层叠结构由含有选自氮，碳，氟和氧中的至少一种元素的（N，C，F，O）层构成，Cu-Si扩散层包含Cu和 Si，从衬底侧依次。 构成（N，C，F，O）层的由氮，碳，氟和氧构成的组中的至少一种元素与半导体层中的Si键合。 Cu合金层是含有Cu-X合金层（第一层）和第二层的层叠结构。

公开(公告)号：WO2010041363A1

公开(公告)日：2010-04-15

申请号：PCT/JP2009/003369

申请日：2009-07-16

Applicant: パナソニック株式会社 ,  樋野村徹

Inventor： 樋野村徹

IPC: H01L21/768 ,  C23C16/14 ,  C23C16/455 ,  H01L21/3205 ,  H01L23/52 ,  H01L23/522

CPC classification number: H01L23/485 ,  H01L21/76846 ,  H01L21/76856 ,  H01L21/76867 ,  H01L21/76876 ,  H01L23/53238 ,  H01L23/53266 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 　半導体装置（１００）は、半導体基板（１０１）上に形成された第１絶縁膜（１０３）と、第１絶縁膜（１０３）に埋め込まれた導電膜（１０９）を含み且つ半導体基板（１０１）に達するコンタクト（１１０）と、半導体基板（１０１）及び第１絶縁膜（１０３）のそれぞれと、導電膜（１０９）との間に形成され、高融点金属を含む第１バリア層（１０７）とを備える。更に、第１バリア層（１０７）と導電膜（１０９）との間に形成され、第１バリア層（１０７）よりも水分透過性の低い第２バリア層１１８を備える。

Abstract translation: 公开了一种半导体器件（100），包括形成在半导体衬底（101）上的第一绝缘膜（103），包括埋在第一绝缘膜（103）中的导电膜（109）并到达半导体 基板（101）和包含高熔点金属的第一阻挡层（107），形成在导电膜（109）与半导体基板（101）和第一绝缘膜（103）之间。 半导体器件（100）还包括形成在第一阻挡层（107）和导电膜（109）之间并且具有比第一阻挡层（107）更低的透湿性的第二阻挡层（118）。

公开(公告)号：WO2009042835A1

公开(公告)日：2009-04-02

申请号：PCT/US2008/077797

申请日：2008-09-26

Applicant: TOKYO ELECTRON LIMITED ,  ROBISON, Rodney, L. ,  TRICKETT, Douglas, M.

Inventor： ROBISON, Rodney, L. ,  TRICKETT, Douglas, M.

IPC: H01L23/48

CPC classification number: H01L21/76859 ,  H01J2237/0812 ,  H01L21/76844 ,  H01L21/76846 ,  H01L21/76867 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Embodiments of the invention describe electrical contacts for integrated circuits and methods of forming using gas cluster ion beam (GCIB) processing. The electrical contacts contain a fused metal-containing layer formed by exposing a patterned structure to a gas cluster ion beam containing a transition metal precursor or a rare earth metal precursor.

Abstract translation: 本发明的实施例描述了用于集成电路的电触点和使用气体簇离子束（GCIB）处理的形成方法。 电触点包含通过将图案化结构暴露于含有过渡金属前体或稀土金属前体的气体簇离子束而形成的熔融金属含有层。

公开(公告)号：WO2009038168A1

公开(公告)日：2009-03-26

申请号：PCT/JP2008/066969

申请日：2008-09-19

Applicant: 東京エレクトロン株式会社 ,  松本 賢治

Inventor： 松本 賢治

IPC: C23C16/18 ,  H01L21/28 ,  H01L21/285

CPC classification number: C23C16/18 ,  C23C16/4486 ,  H01L21/28556 ,  H01L21/76864 ,  H01L21/76867 ,  H01L21/76873 ,  H01L2221/1089

Abstract: 　成膜装置（１００）は、ウエハＷを収容する処理チャンバ（２）と、処理チャンバ（２）内にＣｕ原料ガスおよびＭｎ原料ガスを含むガスを供給するガス供給部（１０）と、ガス供給部（１０）からのガスを処理チャンバ（２）内に導入するシャワーヘッド（４）と、処理チャンバ（２）内を排気する真空ポンプ（８）とを具備し、ガス供給部（１０）は、Ｃｕ原料貯蔵部（２１）と、Ｍｎ原料貯蔵部（２２）と、Ｃｕ原料とＭｎ原料が導かれて混合されるマニホールド（４０）と、マニホールド（４０）で形成された混合体を気化する一つの気化器（４２）と、気化されて形成された原料ガスをシャワーヘッド（４）に導く原料ガス供給配管（５４）とを有する。

Abstract translation: 成膜装置（100）具有用于储存晶片（W）的处理室（2）。 用于在所述处理室（2）内部供给含有Cu材料气体和Mn材料气体的气体的气体供给部（10） 用于将从气体供给部（10）供给的气体引入到处理室（2）的喷淋头（4） 以及用于在处理室（2）内部排出的真空泵（8）。 气体供给部（10）设置有Cu材料收纳部（21）。 Mn材料储存部分（22）; 引入Cu材料和Mn材料以混合的歧管（40）; 一个蒸发器（42），用于蒸发形成在歧管（40）处的混合体; 以及用于将通过蒸发形成的原料气体引入喷淋头（4）的原料气体供给管道（54）。

公开(公告)号：WO2009001780A1

公开(公告)日：2008-12-31

申请号：PCT/JP2008/061347

申请日：2008-06-20

Applicant: ローム株式会社 ,  中尾 雄一

Inventor： 中尾 雄一

IPC: H01L21/768 ,  H01L21/316 ,  H01L21/822 ,  H01L23/522 ,  H01L27/04

CPC classification number: H01L23/53295 ,  C23C16/402 ,  H01L21/76808 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76844 ,  H01L21/76867 ,  H01L21/76873 ,  H01L23/53238 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 　本発明の半導体装置は、ＳｉおよびＯを含む材料からなる第１絶縁層と、前記第１絶縁層を掘り下げた形状の溝と、前記溝に埋設され、Ｃｕを主成分とする金属材料からなる埋設体と、前記第１絶縁層および前記埋設体上に積層され、ＳｉおよびＯを含む材料からなる第２絶縁層と、前記埋設体と前記第１絶縁層および前記第２絶縁層との各間に形成され、Ｍｎ ｘ Ｓｉ ｙ Ｏ ｚ （ｘ，ｙ，ｚ：零よりも大きい数）からなるバリア膜とを備えている。

Abstract translation: 公开了一种半导体器件，包括由含有Si和O的材料制成的第一绝缘层，通过挖掘第一绝缘层而形成的凹槽，嵌入凹槽中的嵌入体，由主要包含Cu的金属材料制成，第二绝缘层 形成在第一绝缘层和嵌入体上并由含有Si和O的材料制成，以及形成在嵌入体和第二绝缘层之间以及嵌入体和第二绝缘层之间的阻挡层，并且由Mn x Si y O z （其中x，y和z是大于0的数字）。

公开(公告)号：WO2008107419A1

公开(公告)日：2008-09-12

申请号：PCT/EP2008/052565

申请日：2008-03-03

Applicant: NXP B.V. ,  ST MICROELECTRONICS (CROLLES 2) SAS ,  TORRES, Joaquin ,  GOSSET, Laurent ,  CHHUN, Sonarith ,  ARNAL, Vincent

Inventor： TORRES, Joaquin ,  GOSSET, Laurent ,  CHHUN, Sonarith ,  ARNAL, Vincent

IPC: H01L21/768 ,  H01L21/321

CPC classification number: H01L21/76849 ,  H01L21/76834 ,  H01L21/76867 ,  H01L21/76889

Abstract: The present invention relates to a method for fabricating a diffusion-barrier cap on a Cu-containing interconnect element that has crystallites of at least two different crystalorientations, comprisesselectively incorporating Si into only a first set of crystallites withat least one first crystalorientation, employing first process conditions, and subsequently selectively forming a first adhesion-layer portion comprising CuSi and a first diffusion-barrier-layer portion only on the first set of crystallites, thus forming a first barrier- cap portion, and subsequently selectively incorporating Si into only the second set of crystallites, employing second process conditions that differ from the first process conditions, and forming a second barrier-cap portion comprising a Si-containing second diffusion-barrier layer portion on the second set of crystallites of the interconnect element. The processing improves the properties of the diffusion-barrier cap and secures a continuous formation of a diffusion-barrier layer on the interconnect element.

Abstract translation: 本发明涉及一种在含Cu互连元件上制造扩散阻挡帽的方法，该方法具有至少两种不同晶体取向的晶体，其包括仅将第一组晶体中的Si并入至少一种第一晶体取向中， 条件，并且随后选择性地形成包含CuSi和第一扩散阻挡层部分的第一粘附层部分，仅在第一组微晶上形成第一屏蔽帽部分，随后选择性地将Si并入仅第二组 的微晶，使用与第一工艺条件不同的第二工艺条件，以及在互连元件的第二组微晶上形成包含含Si的第二扩散阻挡层部分的第二阻挡帽部分。 该处理改善了扩散阻挡帽的性质，并确保了互连元件上的扩散阻挡层的连续形成。

公开(公告)号：WO2008074672A1

公开(公告)日：2008-06-26

申请号：PCT/EP2007/063552

申请日：2007-12-07

Applicant: NXP B.V. ,  ST MICROELECTRONICS (CROLLES 2) SAS ,  GOSSET, Laurent Georges ,  TORRES, Joaquin ,  CHHUN, Sonarith

Inventor： GOSSET, Laurent Georges ,  TORRES, Joaquin ,  CHHUN, Sonarith

IPC: H01L21/321 ,  H01L21/768 ,  H01L23/532

CPC classification number: H01L21/76849 ,  H01L21/31155 ,  H01L21/76825 ,  H01L21/76834 ,  H01L21/76867 ,  H01L21/76886 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The present invention relates to a method for fabricating a semiconductor device. For improving the adhesion between a copper-containing interconnect element and a diffusion barrier on top of it, a first dielectric layer (108) of a first dielectric material is deposited on an exposed surface (102.1) of the interconnect element. Susequently, particles (110) are implanted into the first dielectric layer and the interconnect element (102) so as to let the interconnect material mix with the first dielectric material in a first interface region (102.2) between the interconnect element and thefirst dielectric layer.

Abstract translation: 本发明涉及半导体器件的制造方法。 为了改善含铜互连元件和其顶部的扩散阻挡层之间的粘附性，第一介电材料的第一介电层（108）沉积在互连元件的暴露表面（102.1）上。 很显然，将粒子（110）注入到第一介电层和互连元件（102）中，以使互连材料与互连元件和第一介电层之间的第一界面区域（102.2）中的第一介电材料混合。

公开(公告)号：WO2008013516A2

公开(公告)日：2008-01-31

申请号：PCT/US2006/018805

申请日：2006-05-15

Applicant: CAMBRIOS TECHNOLOGIES CORP. ,  DAI, Haixia ,  PAKBAZ, Hash ,  SPAID, Michael ,  NIKIFOROV, Theo

Inventor： DAI, Haixia ,  PAKBAZ, Hash ,  SPAID, Michael ,  NIKIFOROV, Theo

CPC classification number: C23C18/1608 ,  B82Y30/00 ,  C23C18/1844 ,  C23C18/50 ,  H01L21/288 ,  H01L21/76814 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76861 ,  H01L21/76864 ,  H01L21/76867 ,  H01L21/76868 ,  H01L21/76871 ,  H01L21/76874 ,  H01L21/76879

Abstract: A seed layer is formed on a substrate using a first biological agent. The seed layer may comprise densified nanoparticles which are bound to the biological agent. The seed layer is then used for a deposition of a metal layer, such as a barrier layer, an interconnect layer, a cap layer and/or a bus line for a solid state device.

Abstract translation: 使用第一生物因子在基底上形成种子层。 种子层可以包含与生物因子结合的致密化的纳米粒子。 然后，种子层用于固态器件的金属层（例如阻挡层，互连层，帽层和/或总线）的沉积。

公开(公告)号：WO2007092856A3

公开(公告)日：2007-11-29

申请号：PCT/US2007061708

申请日：2007-02-06

Applicant: TEL EPION INC ,  LEARN ARTHUR J ,  SHERMAN STEVEN R ,  GEFFKEN ROBERT MICHAEL ,  HAUTALA JOHN J

Inventor： LEARN ARTHUR J ,  SHERMAN STEVEN R ,  GEFFKEN ROBERT MICHAEL ,  HAUTALA JOHN J

IPC: H01L21/425

CPC classification number: H01L21/76825 ,  B08B7/0035 ,  C23C16/0227 ,  C23C16/513 ,  H01J2237/0812 ,  H01L21/02074 ,  H01L21/32136 ,  H01L21/67207 ,  H01L21/76822 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76865 ,  H01L21/76867 ,  H01L21/76883 ,  H01L21/76886

Abstract: Capping layer or layers on a surface of a copper interconnect wiring layer for use in interconnect structures for integrated circuits and methods and apparatus for forming improved integration interconnection, structures for integrated circuits by the application of gas-cluster ion-beam processing. Reduced copper diffusion and improved electromigration lifetime result and the use of selective metal capping techniques and their attendant yield problems are avoided. Various cluster tool configurations including gas- cluster ion-bearn processing modules for copper capping, cleaning, etching, and film formation steps are disclosed.

Abstract translation: 在用于集成电路的互连结构中的铜互连布线层的表面上的一层或多层盖层以及用于形成改进的集成互连的方法和设备，以及通过应用气体团簇离子束处理的集成电路的结构。 减少了铜的扩散并提高了电迁移寿命，并且避免了使用选择性金属封盖技术及其伴随的产量问题。 公开了用于铜加盖，清洁，蚀刻和成膜步骤的各种群集工具配置，包括气体簇离子束加工模块。

公开(公告)号：WO2007060640A3

公开(公告)日：2007-10-11

申请号：PCT/IB2006054445

申请日：2006-11-27

Applicant: NXP BV ,  BESLING WIM F A ,  VANYPRE THOMAS

Inventor： BESLING WIM F A ,  VANYPRE THOMAS

IPC: H01L21/768 ,  H01L23/532

CPC classification number: H01L23/53295 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76856 ,  H01L21/76867 ,  H01L21/76886 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: A method of forming a capping layer on a copper interconnect line (14). The method comprises providing a layer (20) of Aluminium over the interconnect line (14) and the dielectric layer (10) in which it is embedded. This may be achieved by deposition or chemical exposure. The structure is then subjected to a process, such as annealing or further chemical exposure, in an environment containing, for example, Nitrogen atoms, so as to cause indiffusion of Al into the copper line (14) and nitridation to form a diffusion barrier 26 of the intermetallic compound CuAlN.

Abstract translation: 一种在铜互连线（14）上形成覆盖层的方法。 所述方法包括在所述互连线（14）上设置铝层（20）和所述电介质层（10）。 这可以通过沉积或化学暴露来实现。 然后在包含例如氮原子的环境中对该结构进行诸如退火或进一步的化学暴露的处理，以使Al向铜线（14）中扩散并进行氮化以形成扩散阻挡层26 的金属间化合物CuAlN。