公开(公告)号：WO2009042835A1

公开(公告)日：2009-04-02

申请号：PCT/US2008/077797

申请日：2008-09-26

Applicant: TOKYO ELECTRON LIMITED ,  ROBISON, Rodney, L. ,  TRICKETT, Douglas, M.

Inventor： ROBISON, Rodney, L. ,  TRICKETT, Douglas, M.

IPC: H01L23/48

CPC classification number: H01L21/76859 ,  H01J2237/0812 ,  H01L21/76844 ,  H01L21/76846 ,  H01L21/76867 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Embodiments of the invention describe electrical contacts for integrated circuits and methods of forming using gas cluster ion beam (GCIB) processing. The electrical contacts contain a fused metal-containing layer formed by exposing a patterned structure to a gas cluster ion beam containing a transition metal precursor or a rare earth metal precursor.

Abstract translation: 本发明的实施例描述了用于集成电路的电触点和使用气体簇离子束（GCIB）处理的形成方法。 电触点包含通过将图案化结构暴露于含有过渡金属前体或稀土金属前体的气体簇离子束而形成的熔融金属含有层。

公开(公告)号：WO2009019827A1

公开(公告)日：2009-02-12

申请号：PCT/JP2008/002019

申请日：2008-07-29

Applicant: PANASONIC CORPORATION ,  TARUMI, Nobuaki ,  OGAWA, Shinichi

Inventor： TARUMI, Nobuaki ,  OGAWA, Shinichi

IPC: H01L21/768 ,  H01L23/532

CPC classification number: H01L21/76843 ,  H01L21/2855 ,  H01L21/76846 ,  H01L21/76859 ,  H01L21/76877 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A semiconductor device includes an insulating film formed on a semiconductor substrate, and a buried interconnect formed in the insulating film and made of copper or a copper alloy. A barrier metal layer made of a platinum group element or a platinum group element alloy is formed between the insulating film and the buried interconnect, and the barrier metal layer partially includes an amorphous structure having a degree of amorphousness that provides a relatively high barrier property.

Abstract translation: 半导体器件包括形成在半导体衬底上的绝缘膜和形成在绝缘膜中并由铜或铜合金制成的掩埋互连。 在绝缘膜和掩埋布线之间形成由铂族元素或铂族元素合金制成的阻挡金属层，并且阻挡金属层部分地包括具有提供较高阻隔性的非晶态度的非晶结构。

公开(公告)号：WO2015068251A1

公开(公告)日：2015-05-14

申请号：PCT/JP2013/080195

申请日：2013-11-08

Applicant: ルネサスエレクトロニクス株式会社

Inventor： 宇佐美　達矢 ,  三浦　幸男 ,  土屋　秀昭

IPC: H01L21/321 ,  H01L21/768

CPC classification number: H01L23/528 ,  H01L21/02074 ,  H01L21/02126 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/263 ,  H01L21/265 ,  H01L21/3105 ,  H01L21/31144 ,  H01L21/321 ,  H01L21/768 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76808 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76859 ,  H01L21/76879 ,  H01L21/76883 ,  H01L23/5226 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 　半導体装置は、層間絶縁膜ＩＮＳ２と、層間絶縁膜ＩＮＳ２内に形成された隣接するＣｕ配線Ｍ１Ｗと、層間絶縁膜ＩＮＳ２の表面とＣｕ配線Ｍ１Ｗの表面に接し、かつ層間絶縁膜ＩＮＳ２とＣｕ配線Ｍ１Ｗを覆う絶縁性バリヤ膜ＢＲ１とを有する。そして、隣接するＣｕ配線Ｍ１Ｗ間において、層間絶縁膜ＩＮＳ２はその表面にダメージ層ＤＭ１を有し、ダメージ層ＤＭ１より深い位置に、ダメージ層ＤＭ１の窒素濃度よりも高い窒素濃度を持つ電界緩和層ＥＲ１を有する。

Abstract translation: 该半导体器件具有：层间绝缘膜（INS2）; 形成在层间绝缘膜（INS2）内的相邻Cu布线（M1W）; 以及与铜布线（M1W）的表面和层间绝缘膜（INS2）的表面接触且覆盖Cu布线（M1W）和层间绝缘膜（INS2）的绝缘阻挡膜（BR1） ）。 此外，在相邻的Cu布线（M1W）之间，层间绝缘膜（INS2）在其表面具有损伤层（DM1），并且在比损伤层（DM1）更深的位置处具有电场限制 具有比损伤层（DM1）的氮浓度高的氮浓度的层（ER1）。

公开(公告)号：WO01093320A1

公开(公告)日：2001-12-06

申请号：PCT/KR2000/000573

申请日：2000-06-01

IPC: H01L21/28 ,  H01L21/285 ,  H01L21/768

CPC classification number: H01L21/76856 ,  H01L21/28568 ,  H01L21/76838 ,  H01L21/76859 ,  H01L21/76862 ,  H01L21/76864 ,  H01L2221/1078

Abstract: The present invention relates to a platinum electrode structure for a semiconductor, having: a semiconductor substrate; a TiN/Ti gradient layer formed at an upper portion of the substrate; and a Pt thin film formed at an upper portion of the gradient layer. In addition, the present invention relates to a method for enhancing adhesion between a semiconductor substrate and a platinum electrode, by: depositing a Ti seed layer on the semiconductor substrate; forming a TiN/Ti gradient layer by irradiating nitrogen ion beam and injecting reaction gas to the surface of the Ti seed layer; and depositing a Pt thin film on the TiN/Ti gradient layer.

Abstract translation: 本发明涉及一种半导体用铂电极结构体，具有：半导体基板; 形成在基板的上部的TiN / Ti梯度层; 以及形成在梯度层的上部的Pt薄膜。 另外，本发明涉及通过以下步骤来提高半导体衬底和铂电极之间的粘合力的方法：在半导体衬底上沉积Ti籽晶层; 通过照射氮离子束并将反应气体注入Ti种子层的表面形成TiN / Ti梯度层; 并在TiN / Ti梯度层上沉积Pt薄膜。

公开(公告)号：WO1993013549A1

公开(公告)日：1993-07-08

申请号：PCT/US1992010985

申请日：1992-12-17

Applicant: VLSI TECHNOLOGY, INC.

Inventor： VLSI TECHNOLOGY, INC. ,  BRUGGE, Hunter, B. ,  CHANG, Kuang-Yeh ,  FUJISHIRO, Felix ,  LEE, Chang-Ou ,  PARMANTIE, Walter, D.

IPC: H01L21/285

CPC classification number: H01L21/76895 ,  H01L21/28518 ,  H01L21/28568 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76859

Abstract: A titanium-tungsten barrier layer (202) is sputtered after active areas (122, 132) of a CMOS structure are exposed. An ion implant through the barrier layer and into the active areas disrupts the boundaries between the barrier layer and the underlying active areas. The implant can involve argon or, alternatively, silicon. The resulting structure is annealed. A conductor layer (204) of an aluminium-copper alloy is deposited. An antireflection coating (206) of TiW is deposited. The three-layer structure is then photolithographically patterned to define contacts and local interconnects. The ion implant before anneal results in less contact resistance, which is particularly critical for the barrier layer boundary with positively doped active areas.

Abstract translation: 在CMOS结构的有源区（122,132）暴露之后溅射钛 - 钨势垒层（202）。 穿过阻挡层并进入有源区域的离子注入破坏了阻挡层和下面的有效区域之间的边界。 植入物可以包括氩或者替代地，硅。 所得结构退火。 沉积铝 - 铜合金的导体层（204）。 沉积TiW的抗反射涂层（206）。 然后将三层结构光刻图案化以限定接触和局部互连。 退火之前的离子注入导致更小的接触电阻，这对于具有正掺杂有源区的势垒层边界是特别关键的。

公开(公告)号：WO2009108488A1

公开(公告)日：2009-09-03

申请号：PCT/US2009/033673

申请日：2009-02-10

Applicant: APPLIED MATERIALS, INC. ,  YU, Jick M. ,  WANG, Wei D. ,  WANG, Rongjun ,  CHUNG, Hua

Inventor： YU, Jick M. ,  WANG, Wei D. ,  WANG, Rongjun ,  CHUNG, Hua

IPC: H01L21/28

CPC classification number: H01L21/76879 ,  C25D5/02 ,  H01L21/76856 ,  H01L21/76859 ,  H01L21/76862 ,  H01L21/76873

Abstract: Methods of controlling deposition of metal on field regions of a substrate in an electroplating process are provided. In one aspect, a dielectric layer is deposited under plasma on the field region of a patterned substrate, leaving a conductive surface exposed in the openings. Electroplating on the field region is reduced or eliminated, resulting in void-free features and minimal excess plating. In another aspect, a resistive layer, which may be a metal, is used in place of the dielectric. In a further aspect, the surface of the conductive field region is modified to change its chemical potential relative to the sidewalls and bottoms of the openings.

Abstract translation: 提供了在电镀工艺中控制金属在基片的场区上沉积的方法。 在一个方面，电介质层在等离子体上沉积在图案化衬底的场区上，留下在开口中暴露的导电表面。 场区域上的电镀被减少或消除，导致无空隙特征和最小的多余电镀。 在另一方面，可以使用可以是金属的电阻层来代替电介质。 在另一方面，导电场区的表面被修改以相对于开口的侧壁和底部改变其化学势。

公开(公告)号：WO2009098745A1

公开(公告)日：2009-08-13

申请号：PCT/JP2008/003584

申请日：2008-12-04

Applicant: パナソニック株式会社 ,  矢野尚

Inventor： 矢野尚

IPC: H01L21/3205 ,  H01L23/52

CPC classification number: H01L23/53238 ,  H01L21/76825 ,  H01L21/76829 ,  H01L21/7684 ,  H01L21/76849 ,  H01L21/76859 ,  H01L21/76867 ,  H01L21/76886 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 　基板上に形成された層間絶縁膜１内上部に配線溝２を形成する工程（ａ）と、工程（ａ）の後に、配線溝２内及び層間絶縁膜１上にバリアメタル膜３を形成する工程（ｂ）と、工程（ｂ）の後に、配線溝２内に銅５を埋め込み、配線を形成する工程（ｃ）と、工程（ｃ）の後に、Ｓｉ及びＮを層間絶縁膜１及び配線に注入する工程（ｄ）と、工程（ｄ）の後に、層間絶縁膜１上のバリアメタル膜３を除去する工程（ｅ）とを有する。

Abstract translation: 制造半导体器件的方法具有在形成于基板上的层间绝缘膜（1）的上部形成配线槽（2）的工序（a） 在步骤（a）之后在布线槽（2）和层间绝缘膜（1）上形成阻挡金属膜（3）的步骤（b）; 在步骤（b）之后通过在布线槽（2）中嵌入铜（5）形成布线的步骤（c）; 在层间绝缘膜（1）中注入Si和N的步骤（d）和步骤（c）之后的布线; 以及在步骤（d）之后去除层间绝缘膜（1）上的阻挡金属膜（3）的步骤（e）。

公开(公告)号：WO2006093262A1

公开(公告)日：2006-09-08

申请号：PCT/JP2006/304072

申请日：2006-03-03

Applicant: 株式会社アルバック ,  五戸 成史 ,  豊田 聡 ,  牛川 治憲 ,  近藤 智保 ,  中村 久三

Inventor： 五戸 成史 ,  豊田 聡 ,  牛川 治憲 ,  近藤 智保 ,  中村 久三

IPC: C23C16/34 ,  H01L21/285 ,  H01L21/3205 ,  H01L23/52

CPC classification number: H01L21/76843 ,  C23C16/34 ,  H01L21/28556 ,  H01L21/76859 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: ＣＶＤ法に従って、成膜室内にＴａ元素の周りにＮ＝(Ｒ,Ｒ')(Ｒ及びＲ'は、炭素原子数１～６個のアルキル基を示し、それぞれが同じ基であっても異なった基であってもよい)が配位した配位化合物からなる原料ガス及びＮＨ ３ ガスを同時に導入して基板上で反応させて、Ｔａ－ＮＮ ３ を有する還元化合物を生成し、次いでＨ原子含有ガスを導入してタンタルリッチのタンタル窒化物膜を形成する。これにより、Ｃ、Ｎ含有量が低く、Ｔａ／Ｎ組成比が高く、Ｃｕ膜との密着性が確保されているバリア膜として有用な低抵抗タンタル窒化物膜を提供できる。また、得られた膜中にスパッタリングによりタンタル粒子を打ち込み、さらにタンタルリッチとする。

Abstract translation: 根据CVD法，由N =（R，R'）基（其中R和R'可以相同或不同并分别表示具有N =（R，R'）基团的烷基的配位化合物构成的原料气体， 1-6个碳原子）与Ta元素配位，同时将NH 3气体引入成膜室中，并在用于形成还原化合物的基材上彼此反应 Ta-NN 3 N 3基团，然后将含H原子的气体引入其中以形成富钽的氮化钽膜。 通过这种方法，可以获得具有低C和N含量低，Ta / N比高和对Cu膜的牢固粘附性的低电阻氮化钽膜，并且该氮化钽膜可用作阻挡膜。 通过溅射将钽颗粒注入到如此获得的膜中，可以获得仍然富钽的膜。

公开(公告)号：WO2013163081A1

公开(公告)日：2013-10-31

申请号：PCT/US2013/037586

申请日：2013-04-22

Applicant: APPLIED MATERIALS, INC.

Inventor： PEIDOUS, Igor ,  WARD, Michael G.

IPC: H01L21/31 ,  H01L21/28

CPC classification number: H01L21/265 ,  H01J37/32412 ,  H01L21/76846 ,  H01L21/76856 ,  H01L21/76859 ,  H01L21/76871 ,  H01L21/76877 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Methods for filling high aspect ratio features are provided herein. In some embodiments, method of filling a high aspect ratio feature formed in a substrate includes implanting a first species using a first plasma into first surfaces of a first layer formed along the surfaces of the high aspect ratio feature to form implanted first surfaces such that a second species subsequently deposited atop the first layer has an increased mobility along the implanted first surfaces relative to the first surfaces, wherein the first layer substantially prevents the second species from diffusing completely through the first layer; and subsequently filling the high aspect ratio feature with the second species.

Abstract translation: 本文提供了填充高宽比特征的方法。 在一些实施例中，填充形成在衬底中的高纵横比特征的方法包括使用第一等离子体将第一种类植入到沿着高纵横比特征的表面形成的第一层的第一表面中以形成植入的第一表面，使得 随后沉积在第一层顶上的第二物质相对于第一表面具有沿着植入的第一表面的增加的迁移率，其中第一层基本上防止第二物质完全扩散穿过第一层; 随后用第二种物质填充高纵横比特征。

公开(公告)号：WO2009042458A1

公开(公告)日：2009-04-02

申请号：PCT/US2008/076606

申请日：2008-09-17

Applicant: TOKYO ELECTRON LIMITED ,  TOKYO ELECTRON AMERICA. INC. ,  ROBISON, Rodney, L. ,  TRICKETT, Douglas

Inventor： ROBISON, Rodney, L. ,  TRICKETT, Douglas

IPC: H01L21/768

CPC classification number: H01L21/76859 ,  H01J2237/0812 ,  H01L21/76844 ,  H01L21/76846 ,  H01L21/76867 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Embodiments of the invention describe electrical contacts for integrated circuits and methods of forming using gas cluster ion beam (GCIB) processing. The electrical contacts contain a fused metal-containing layer (427) formed by exposing a patterned structure to a gas cluster ion beam (407) containing a transition metal precursor or a rare earth metal precursor.

Abstract translation: 本发明的实施例描述了用于集成电路的电触点和使用气体簇离子束（GCIB）处理的形成方法。 电触点包含通过将图案化结构暴露于含有过渡金属前体或稀土金属前体的气体团簇离子束（407）而形成的熔融金属含有层（427）。