公开(公告)号：WO2022270525A1

公开(公告)日：2022-12-29

申请号：PCT/JP2022/024816

申请日：2022-06-22

Applicant: エア・ウォーター株式会社 ,  公立大学法人大阪

Inventor： 川村　啓介 ,  北原　功一 ,  梁　剣波 ,  重川　直輝

IPC: H01L29/872 ,  C30B29/36 ,  C30B33/04 ,  C30B33/06 ,  H01L21/02 ,  H01L21/20 ,  H01L21/265 ,  H01L21/28 ,  H01L21/329 ,  H01L21/425 ,  H01L29/47

Abstract: 【課題】放熱性を向上することのできる半導体素子および半導体素子の製造方法を提供する。 【解決手段】半導体素子は、Ｇａ2Ｏ3（酸化ガリウム）基板と、Ｇａ2Ｏ3基板の一方の主面側に形成された単結晶ＳｉＣ層と、Ｇａ2Ｏ3基板の一方の主面側に形成され、Ｇａ2Ｏ3基板内を流れる電流を制御するショットキー電極とを備える。

公开(公告)号：WO2013035843A1

公开(公告)日：2013-03-14

申请号：PCT/JP2012/072899

申请日：2012-09-07

Applicant: 株式会社タムラ製作所 ,  独立行政法人情報通信研究機構 ,  国立大学法人京都大学 ,  佐々木 公平 ,  東脇 正高 ,  藤田 静雄

Inventor： 佐々木　公平 ,  東脇　正高 ,  藤田　静雄

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/203 ,  H01L21/36 ,  H01L21/385 ,  H01L21/425 ,  H01L29/786

CPC classification number: H01L29/78 ,  H01L21/0242 ,  H01L21/02565 ,  H01L21/02576 ,  H01L21/02631 ,  H01L29/24 ,  H01L29/66969 ,  H01L29/7816 ,  H01L29/7824 ,  H01L29/78624 ,  H01L29/7869

Abstract: 　高品質のＧａ 2 Ｏ 3 系半導体素子を提供する。　一実施の形態として、α－Ａｌ 2 Ｏ 3 基板２上に直接、又は他の層を介して形成されたα－（Ａｌ x Ｇａ 1-x ） 2 Ｏ 3 単結晶（０≦ｘ＜１）からなるｎ型α－（Ａｌ x Ｇａ 1-x ） 2 Ｏ 3 単結晶膜３と、ｎ型α－（Ａｌ x Ｇａ 1-x ） 2 Ｏ 3 単結晶膜３上に形成されたソース電極１２及びドレイン電極１３と、ｎ型α－（Ａｌ x Ｇａ 1-x ） 2 Ｏ 3 単結晶膜３中に形成され、ソース電極１２及びドレイン電極１３にそれぞれ接続されたコンタクト領域１４、１５と、ｎ型α－（Ａｌ x Ｇａ 1-x ） 2 Ｏ 3 単結晶膜３のコンタクト領域１４とコンタクト領域１５との間の領域上にゲート絶縁膜１６を介して形成されたゲート電極１１と、を含むＧａ 2 Ｏ 3 系ＭＩＳＦＥＴ１０を提供する。

Abstract translation: 提供了高质量的Ga 2 O 3半导体元件。 作为本发明的一个实施方案，提供了一种Ga 2 O 3 MISFET（10），其包括：形成在α-Al 2 O 3衬底上的n型α-（Al x Ga 1-x）2 O 3单晶膜（3） 2）直接或与其间的其它层，并由α - （Al x Ga 1-x）2 O 3单晶（0 <= x <1）组成; 形成在n型α - （Al x Ga 1-x）2 O 3单晶膜（3）上的源电极（12）和漏电极（13）。 接触区域（14,15），其形成在n型α（Al x Ga 1-x）2 O 3单晶膜（3）中，并分别连接到源电极（12）和漏电极（13） ; 以及形成在n型α（Al x Ga 1-x）2 O 3单晶膜（3）中的接触区域（14）和接触区域（15）之间的区域上的栅电极（11） 绝缘膜（16）。

公开(公告)号：WO2013035041A1

公开(公告)日：2013-03-14

申请号：PCT/IB2012/054572

申请日：2012-09-05

Applicant: EMAMI, Arsalan

Inventor： EMAMI, Arsalan

IPC: H01L21/67 ,  H01L21/425

CPC classification number: H01L21/67098 ,  F27B5/08 ,  F27D1/0006 ,  F27D11/00 ,  F27D2009/0005 ,  H01L21/67109 ,  H01L23/467 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A heater assembly with enhanced cooling pursuant to various embodiments described herein makes use of fluidic flow in the insulation or in the space used for insulation. By creating a natural convection or forced convection flow, the heater cools down faster, it can operate at lower temperatures and/or higher temperature precision, and it can improve temperature controllability by generating higher heat loss rates.

Abstract translation: 根据本文所述的各种实施例，具有增强的冷却的加热器组件利用在绝缘体或用于绝缘的空间中的流体流动。 通过产生自然对流或强制对流，加热器更快地冷却下来，可以在较低的温度和/或更高的温度下进行操作，并且可以通过产生更高的热损失率来提高温度的可控性。

公开(公告)号：WO2013005380A1

公开(公告)日：2013-01-10

申请号：PCT/JP2012/004019

申请日：2012-06-21

Applicant: SEMICONDUCTOR ENERGY LABORATORY CO., LTD. ,  OKAZAKI, Yutaka ,  ISOBE, Atsuo

Inventor： OKAZAKI, Yutaka ,  ISOBE, Atsuo

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/425

CPC classification number: H01L29/7869

Abstract: The invention relates to a semiconductor device including an oxide semiconductor layer, a gate electrode overlapping with a channel formation region of the oxide semiconductor layer, and a source electrode or a drain electrode overlapping with a first region of the oxide semiconductor layer, and a second region between the channel formation region and the first region. An upper layer of the second region includes a microvoid. The microvoid is formed by adding nitrogen to the upper layer of the second region. Thus, upper layer of the second region contains lager amount of nitrogen than a lower layer of the second region.

Abstract translation: 本发明涉及包括氧化物半导体层，与氧化物半导体层的沟道形成区重叠的栅电极以及与氧化物半导体层的第一区重叠的源电极或漏电极的半导体器件，以及第二 在通道形成区域和第一区域之间。 第二区域的上层包括微孔。 通过向第二区域的上层添加氮形成微孔。 因此，第二区域的上层比第二区域的下层含有大量的氮。

公开(公告)号：WO2011105268A1

公开(公告)日：2011-09-01

申请号：PCT/JP2011/053311

申请日：2011-02-09

Applicant: SEMICONDUCTOR ENERGY LABORATORY CO., LTD. ,  YAMAZAKI, Shunpei ,  OHARA, Hiroki

Inventor： YAMAZAKI, Shunpei ,  OHARA, Hiroki

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/425 ,  H01L21/8242 ,  H01L21/8247 ,  H01L27/108 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L21/02521 ,  H01L27/1225 ,  H01L29/66742 ,  H01L29/7869

Abstract: It is an object to provide a highly reliable semiconductor device, a semiconductor device with low power consumption, a semiconductor device with high productivity, and a method for manufacturing such a semiconductor device. Impurities left remaining in an oxide semiconductor layer are removed without generating oxygen deficiency, and the oxide semiconductor layer is purified to have an extremely high purity. Specifically, after oxygen is added to the oxide semiconductor layer, heat treatment is performed on the oxide semiconductor layer to remove the impurities. In order to add oxygen, it is preferable to use a method in which oxygen having high energy is added by an ion implantation method, an ion doping method, or the like.

Abstract translation: 本发明的目的是提供一种高度可靠的半导体器件，具有低功耗的半导体器件，高生产率的半导体器件及其制造方法。 残留在氧化物半导体层中的杂质被除去而不产生氧缺陷，氧化物半导体层被纯化成具有非常高的纯度。 具体地说，在向氧化物半导体层添加氧之后，对氧化物半导体层进行热处理以除去杂质。 为了添加氧，优选使用通过离子注入法，离子掺杂法等添加具有高能量的氧的方法。

公开(公告)号：WO2008119038A3

公开(公告)日：2009-02-05

申请号：PCT/US2008058479

申请日：2008-03-27

Applicant: TEXAS INSTRUMENTS INC ,  WALSH SHAWN T ,  BAE DONG JOO ,  DOSHI VIKRAM N

Inventor： WALSH SHAWN T ,  BAE DONG JOO ,  DOSHI VIKRAM N

IPC: H01L21/425

CPC classification number: H01L21/823814 ,  H01L21/2652 ,  H01L21/823892 ,  H01L29/66575 ,  H01L29/78

Abstract: Methods and devices for preventing channeling of dopants during ion implantation are provided. The method includes providing a semiconductor substrate and depositing a sacrificial scattering layer (205) over at least a portion a surface of the substrate, wherein the sacrificial scattering layer includes an amorphous material. The method further includes ion implanting a dopant (250) through the sacrificial scattering layer to within a depth profile (220) in the substrate. Subsequently, the sacrificial scattering layer can be removed such that erosion of the substrate surface is less than one percent of a thickness of the sacrificial scattering layer.

Abstract translation: 提供了用于在离子注入期间防止掺杂剂通道化的方法和装置。 该方法包括提供半导体衬底并在衬底的表面的至少一部分上沉积牺牲散射层（205），其中牺牲散射层包括无定形材料。 该方法还包括将掺杂剂（250）通过牺牲散射层离子注入衬底内的深度分布（220）内。 随后，可以去除牺牲散射层，使得衬底表面的侵蚀小于牺牲散射层的厚度的1％。

公开(公告)号：WO2008077020A2

公开(公告)日：2008-06-26

申请号：PCT/US2007087894

申请日：2007-12-18

Applicant: APPLIED MATERIALS INC ,  FOAD MAJEED A ,  VELLAIKAL MANOJ ,  SANTHANAM KARTIK

Inventor： FOAD MAJEED A ,  VELLAIKAL MANOJ ,  SANTHANAM KARTIK

IPC: H01L21/425

CPC classification number: H01L21/3003 ,  H01J37/32357 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/0223 ,  H01L21/02252 ,  H01L21/02274 ,  H01L21/2236 ,  H01L21/31662

Abstract: A method of preventing toxic gas formation after an implantation process is disclosed. Certain dopants, when implanted into films disposed on a substrate, may react when exposed to moisture to form a toxic gas and/or a flammable gas. By in-situ exposing the doped film to an oxygen containing compound, dopant that is shallowly implanted into the layer stack reacts to form a dopant oxide, thereby reducing potential toxic gas and/or flammable gas formation. Alternatively, a capping layer may be formed in-situ over the implanted film to reduce the potential generation of toxic gas and/or flammable gas.

Abstract translation: 公开了一种在注入工艺之后防止有毒气体形成的方法。 某些掺杂剂当植入设置在基材上的膜时，当暴露于水分时可能会反应，形成有毒气体和/或易燃气体。 通过将掺杂的膜原位暴露于含氧化合物，浅层注入层堆叠的掺杂剂反应形成掺杂剂氧化物，从而减少潜在的有毒气体和/或可燃气体的形成。 或者，可以在植入膜上原位形成覆盖层以减少有毒气体和/或可燃气体的潜在产生。

公开(公告)号：WO2008014339A2

公开(公告)日：2008-01-31

申请号：PCT/US2007/074352

申请日：2007-07-25

Applicant: SILICON GENESIS CORPORATION ,  HENLEY, Francois, J.

Inventor： HENLEY, Francois, J.

IPC: H01L21/425 ,  H01L21/677

CPC classification number: H01L21/67754 ,  H01J37/185 ,  H01J37/20 ,  H01J37/3171 ,  H01J37/32412 ,  H01J2237/184 ,  H01J2237/30 ,  H01J2237/31 ,  H01L31/1804 ,  Y02E10/547 ,  Y02P70/521

Abstract: A method for manufacturing doped substrates using a continuous large area scanning implantation process is disclosed. In one embodiment, the method includes providing a movable track member. The movable track member is provided in a chamber. The chamber includes an inlet and an outlet. In a specific embodiment, the movable track member can include one or more rollers, air bearings, belt member, and/or movable beam member to provide one or more substrates for a scanning process. The method may also include providing a first substrate. The first substrate includes a first plurality of tiles. The method maintains the first substrate including the first plurality of tiles in a vacuum. The method includes transferring the first substrate including the first plurality of tiles from the inlet port onto the movable track member. The first plurality of tiles are subjected to a scanning implant process. The method also includes maintaining a second substrate including a second plurality of tiles in the vacuum. The method includes transferring the second substrate including a second plurality of tiles from the inlet port onto the movable track member. The method includes subjecting the second plurality of tiles to an implant process using the scanning implant process.

Abstract translation: 公开了一种使用连续大面积扫描注入工艺制造掺杂衬底的方法。 在一个实施例中，该方法包括提供可移动轨道构件。 可移动轨道构件设置在腔室中。 该室包括入口和出口。 在具体实施例中，可移动轨道构件可以包括一个或多个辊，空气轴承，带构件和/或可移动梁构件，以提供用于扫描过程的一个或多个基板。 该方法还可以包括提供第一衬底。 第一基板包括第一多个瓦片。 该方法在真空中保持包括第一多个瓦片的第一基板。 该方法包括将包括第一多个瓦片的第一基底从入口转移到可移动轨道构件上。 对第一多个瓷砖进行扫描注入工艺。 该方法还包括在真空中维持包括第二多个瓦片的第二基板。 该方法包括将包括第二多个瓦片的第二基板从入口传送到可移动轨道构件上。 该方法包括使用扫描注入工艺对第二多个瓷砖进行植入工艺。

公开(公告)号：WO2005060676B1

公开(公告)日：2006-07-13

申请号：PCT/US2004042548

申请日：2004-12-20

Applicant: THIRD DIMENSION 3D SC INC

Inventor： HSHIEH FWU-IUAN ,  SO KOON CHONG ,  PRATT BRIAN D

IPC: H01L21/425 ,  H01L21/265 ,  H01L21/329 ,  H01L21/336 ,  H01L23/58 ,  H01L29/06 ,  H01L29/76 ,  H01L29/78 ,  H01L29/872 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC classification number: H01L29/0634 ,  H01L21/26586 ,  H01L29/0653 ,  H01L29/66143 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7802 ,  H01L29/7813 ,  H01L29/872 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A method of manufacturing a semiconductor device includes providing semiconductor substrate having trenches and mesas. At least one mesa has first and second sidewalls. The method includes angularly implanting a dopant of a second conductivity into the first sidewall, and angularly implanting a dopant of a second conductivity into the second sidewall. The at least one mesa is converted to a pillar by diffusing the dopants into the at least one mesa. The pillar is then converted to a column by angularly implanting a dopant of the first conductivity into a first sidewall of the pillar, and by angularly implanting the dopant of the first conductivity type into a second sidewall of the pillar. The dopants are then diffused into the pillar to provide a P-N junction of the first and second doped regions located long the depth direction of the adjoining trench. Finally, the trenches are filled with an insulating material.

Abstract translation: 一种制造半导体器件的方法包括提供具有沟槽和台面的半导体衬底。 至少一个台面具有第一和第二侧壁。 该方法包括将第二导电类型的掺杂剂角注入到第一侧壁中，以及将第二导电类型的掺杂剂角注入到第二侧壁中。 通过将掺杂剂扩散到至少一个台面中，将至少一个台面转换成柱。 然后通过将第一导电类型的掺杂剂角注入到柱的第一侧壁中并且通过将第一导电类型的掺杂剂角注入到柱的第二侧壁中来将柱转换为柱。 然后将掺杂剂扩散到柱中以提供位于邻接沟槽的深度方向上的第一和第二掺杂区的P-N结。 最后，沟槽充满绝缘材料。

公开(公告)号：WO2006062536A2

公开(公告)日：2006-06-15

申请号：PCT/US2005008246

申请日：2005-03-11

Applicant: EPION CORP

Inventor： BORLAND JOHN O ,  HAUTALA JOHN J ,  SKINNER WESLEY J

IPC: H01L21/425 ,  H01L21/38

CPC classification number: H01L21/223 ,  H01J37/08 ,  H01J37/3171 ,  H01J2237/0812 ,  H01L21/265 ,  H01L21/26513 ,  H01L21/26566 ,  H01L21/324

Abstract: Method of forming one or more doped regions in a semiconductor substrate and semiconductor junctions formed thereby, using gas cluster ion beams.

Abstract translation: 使用气体簇离子束在半导体衬底中形成一个或多个掺杂区域和由此形成的半导体结的方法。