中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

87 records (took 0.025 seconds)

    RATIOMETRIC VAPOR SENSOR
    42.
    发明申请
    RATIOMETRIC VAPOR SENSOR 审中-公开

    公开(公告)号：WO2018208895A1

    公开(公告)日：2018-11-15

    申请号：PCT/US2018/031769

    申请日：2018-05-09

    Applicant: THE JOHNS HOPKINS UNIVERSITY

    Inventor： KATZ, Howard E. ,  LI, Hui

    IPC: G01N27/414 ,  G01N7/04 ,  G01N27/00 ,  H01L27/088 ,  H01L27/098 ,  H01L27/28

    CPC classification number: G01N27/4141 ,  G01N33/0037 ,  H01L27/28

    Abstract: A ratiometric vapor sensor is described that includes a first sensor and a second sensor. The first sensor includes a first semiconductor component comprising a vapor-sensitive semiconducting organic compound, while the second sensor includes a second semiconductor component comprising a modified vapor-sensitive semiconducting organic compound including a modifying organic group. The ratiometric vapor sensor can be used to detect the presence of a vapor such as nitrogen dioxide, and determine the concentration of the vapor by comparing the outputs of electrodes connected to the first and second sensor.

    半導体装置
    43.
    发明申请
    半導体装置 审中-公开
    半导体器件

    公开(公告)号：WO2017138398A1

    公开(公告)日：2017-08-17

    申请号：PCT/JP2017/003274

    申请日：2017-01-31

    Applicant: パナソニック株式会社

    Inventor： 宇治田　信二 ,  柴田　大輔 ,  田村　聡之

    IPC: H01L21/337 ,  H01L21/338 ,  H01L27/098 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812

    CPC classification number: H01L27/098 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812

    Abstract: 半導体装置（１３）は、順に配置された基板（１）、ドリフト層（２）及び第１の下地層（３）と、第１の下地層（３）を貫通しドリフト層（２）にまで達する第１の開口部（１０）と、第１の下地層（３）の上面及び第１の開口部（１０）の凹状の表面に沿って形成された第１の再成長層（６）及び第２の再成長層（７）と、第２の再成長層（７）の上方に配置されたゲート電極（Ｇ）と、第２の再成長層（７）及び第１の再成長層（６）を貫通し第１の下地層（３）にまで達する第２の開口部（１１）と、第２の開口部（１１）を覆うように配置され、第１の下地層（３）と電気的に接続されたソース電極（Ｓ）と、基板（１）の裏面上に配置されたドレイン電極（Ｄ）とを備え、第２の再成長層（７）は、基板（１）に略平行な上面部（７ａ）と、第１の開口部（１０）の側面に沿った側面部（７ｂ）とを有し、ゲート電極（Ｇ）は、上面部（７ａ）に選択的に設けられている。

    Abstract translation: 半导体器件（13）具有依次布置的衬底（1），漂移层（2）和第一底层（3），第一底层 （3）的上表面和第一开口部分（10）的凹表面形成的第一开口部分（10），到达漂移层（2）的第一开口部分（10） 第二再生长层和第二再生长层，设置在第二再生长层上方的栅电极以及第二再生长层， （11），穿过第一再生长层（6）并到达第一下层（3）;第二开口部分（11），其布置成覆盖第二开口部分 电连接到第一再生长层（7）的下层（3）的源电极（S）和布置在基板（1）的后表面上的漏电极（D） 在基板（1）上形成 （7a）和沿着所述第一开口部分（10）的所述侧表面的侧表面部分（7b），所述栅电极（G）选择性地设置在所述上​​表面部分（7a）上， 那里。

    窒化物半導体装置
    44.
    发明申请
    窒化物半導体装置 审中-公开
    氮化物半导体器件

    公开(公告)号：WO2017010040A1

    公开(公告)日：2017-01-19

    申请号：PCT/JP2016/002871

    申请日：2016-06-14

    Applicant: 株式会社デンソー

    Inventor： 樋口　安史 ,  星　真一 ,  小山　和博

    IPC: H01L21/338 ,  H01L21/336 ,  H01L21/337 ,  H01L27/098 ,  H01L29/778 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812

    CPC classification number: H01L27/098 ,  H01L29/778 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812

    Abstract: 窒化物半導体装置は、基板（１）と、チャネル形成層と、ソース領域（９）およびドレイン領域（１０）と、ゲート領域（６）と、を有する横型のスイッチングデバイスを備える。ソース領域およびドレイン領域は、基板の平面方向の一方向において、互いに離されて配置されている。ゲート領域は、ソース領域とドレイン領域との間に配置され、ｐ型半導体層によって構成される。ゲート領域は、基板の平面方向において、ソース領域およびドレイン領域の配列方向に対する垂直方向に複数に分割されて備えられている。これにより、高阻止耐圧を確保しつつ、より低オン抵抗化を図ることができる。

    Abstract translation: 该氮化物半导体器件设置有具有衬底（1），沟道形成层，源极区（9），漏极区（10）和栅极区（6）的横向开关器件。 源极区域和漏极区域通过在基板的平面方向上的一个方向上彼此分离设置。 栅极区域设置在源极区域和漏极区域之间，并且由p型半导体层构成。 在基板的平面方向上，通过在与设置源极区域和漏极区域的方向垂直的方向上分割多个区域来提供栅极区域。 因此，可以实现低导通电阻，同时确保高的阻断击穿电压。

    HIGH VOLTAGE DEVICE WITH MULTI-ELECTRODE CONTROL
    45.
    发明申请
    HIGH VOLTAGE DEVICE WITH MULTI-ELECTRODE CONTROL 审中-公开
    具有多电极控制的高电压装置

    公开(公告)号：WO2016209934A1

    公开(公告)日：2016-12-29

    申请号：PCT/US2016/038727

    申请日：2016-06-22

    Applicant: TEXAS INSTRUMENTS INCORPORATION ,  TEXAS INSTRUMENTS JAPAN LIMITED

    Inventor： BAHL, Sandeep, R. ,  SEEMAN, Michael, D.

    IPC: H01L27/098 ,  H01L29/778

    CPC classification number: H01L24/97 ,  H01L21/8258 ,  H01L24/48 ,  H01L27/085 ,  H01L27/088 ,  H01L29/2003 ,  H01L29/404 ,  H01L29/7786 ,  H01L29/78 ,  H01L2224/48137 ,  H01L2924/00014 ,  H01L2224/45099 ,  H01L2224/85399 ,  H01L2224/05599

    Abstract: In described examples, a high-voltage transistor (HVT) structure (140) adapts a low-voltage transistor (LVT) (110) to high-voltage environments. The HVT structure (140) includes a drain node (152), a source node (154), a control gate (156) and a field electrode (162, 164). The drain node (152) and the source node (154) define a conductive channel (163, 165), in which mobilized charges are regulated by the control gate (156). While being isolated from the control gate (156), the field electrode (162, 164) is configured to spread the mobilized charges in response to a field voltage. The field electrode (162, 164) is structured and routed to prevent charge sharing with any one of the drain node (152), source node (154) or control gate (156). Advantageously, the isolated field electrode (162, 164) minimizes the capacitance of the control gate (156) and the drain and source nodes (152, 154), such that the HVT (140) can switch with less power loss and a more robust performance in a high-voltage environment.

    Abstract translation: 在所描述的示例中，高压晶体管（HVT）结构（140）将低压晶体管（LVT）（110）适配成高压环境。 HVT结构（140）包括漏极节点（152），源节点（154），控制栅极（156）和场电极（162,164）。 漏极节点（152）和源极节点（154）限定导电沟道（163,165），其中动员的电荷由控制栅极（156）调节。 当与控制栅极（156）隔离时，场电极（162,164）被配置为响应于场电压来扩展动员的电荷。 场电极（162,164）被构造和布线以防止与漏极节点（152），源节点（154）或控制栅极（156）中的任一个的电荷共享。 有利地，隔离场电极（162,164）使控制栅极（156）和漏极和源极节点（152,154）的电容最小化，使得HVT（140）可以以更少的功率损耗和更稳定的开关来切换 在高压环境下的性能。

    窒化物半導体装置
    46.
    发明申请
    窒化物半導体装置 审中-公开
    氮化物半导体器件

    公开(公告)号：WO2016157718A1

    公开(公告)日：2016-10-06

    申请号：PCT/JP2016/001121

    申请日：2016-03-02

    Applicant: パナソニック株式会社

    Inventor： 木下　雄介 ,  梅田　英和 ,  田村　聡之

    IPC: H01L21/338 ,  H01L21/337 ,  H01L27/098 ,  H01L29/778 ,  H01L29/808 ,  H01L29/812

    CPC classification number: H01L29/0661 ,  H01L29/0619 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/402 ,  H01L29/42316 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/808

    Abstract: 　基板（１２０）と、基板（１２０）の上に配置され、チャネル領域を有する窒化物半導体積層体（１０１）と、窒化物半導体積層体（１０１）の上に配置された第１の電極（１０７）及び第２の電極（１０８）と、第１の電極（１０７）と第２の電極（１０８）との間に配置された第１のｐ型窒化物半導体層（１０５）と、第１のｐ型窒化物半導体層（１０５）の上に配置された第１のゲート電極（１０６）とを備え、窒化物半導体積層体（１０１）は、第１の凹部（１１１）を有し、第１のｐ型窒化物半導体層（１０５）の少なくとも一部は、第１の凹部（１１１）の内側に配置され、第１の凹部側面（１１１ａ）と離間している。

    Abstract translation: 本发明提供有：基板（120）; 氮化物半导体层叠体（101），其设置在所述基板（120）上，并且具有沟道区域; 设置在氮化物半导体层叠体（101）上的第一电极（107）和第二电极（108）。 设置在第一电极（107）和第二电极（108）之间的第一p型氮化物半导体层（105） 和设置在第一p型氮化物半导体层（105）上的第一栅电极（106）。 氮化物半导体层叠体（101）具有第一凹部（111），第一p型氮化物半导体层（105）的至少一部分配置在第一凹部（111）的内侧，并且 与第一凹部侧面（111a）分离。

    電界効果トランジスタ
    47.
    发明申请
    電界効果トランジスタ 审中-公开
    场效应晶体管

    公开(公告)号：WO2015125471A1

    公开(公告)日：2015-08-27

    申请号：PCT/JP2015/000750

    申请日：2015-02-18

    Applicant: パナソニック株式会社

    Inventor： 梶谷　亮 ,  田中　健一郎 ,  石田　昌宏 ,  上田　哲三

    IPC: H01L21/337 ,  H01L21/338 ,  H01L27/098 ,  H01L29/778 ,  H01L29/808 ,  H01L29/812

    CPC classification number: H01L29/7784 ,  H01L29/0619 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/7786

    Abstract: 　電界効果トランジスタのシート抵抗を低減する。基板の主面上に、チャネル層、第一スペーサ層、第二スペーサ層、第一電子障壁層、第二電子障壁層を順次成長する。次に、ゲートリセス部を形成し、イオン注入部を形成する。次に、再びＭＯＣＶＤ法により第三電子障壁層、ｐ型層を形成する。次に、ゲートリセス部以外のｐ型層を除去する。次に、再成長した第三電子障壁層にイオン注入を行い、Ｂイオン注入することによりイオン注入部を再度形成する。次に、ソース電極およびドレイン電極を第三電子障壁層上に順次形成する。次に、ｐ型層上にゲート電極を形成する。

    Abstract translation: 场效晶体管的薄层电阻降低。 在衬底的主表面上依次生长沟道层，第一间隔层，第二间隔层，第一电子势垒层和第二电子势垒层。 然后，形成栅极凹部，形成离子注入部。 然后，再次使用MOCVD法形成第三电子阻挡层和p型层。 然后，除去除了栅极凹部的部分之外的p型层部分。 然后将离子注入到再生长的第三电子势垒层中，并通过注入B离子再次形成离子注入部分。 然后，在第三电子阻挡层上依次形成源电极和漏电极。 然后，在p型层上形成栅电极。

    高電子移動度トランジスタ及びその製造方法
    49.
    发明申请
    高電子移動度トランジスタ及びその製造方法 审中-公开
    高电子晶体管及其制造方法

    公开(公告)号：WO2015037288A1

    公开(公告)日：2015-03-19

    申请号：PCT/JP2014/064774

    申请日：2014-06-03

    Applicant: トヨタ自動車株式会社

    Inventor： 富田　英幹 ,  兼近　将一 ,  上田　博之 ,  桑原　誠

    IPC: H01L21/338 ,  H01L21/336 ,  H01L21/337 ,  H01L27/098 ,  H01L29/778 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812

    CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/66462

    Abstract: 　高電子移動度トランジスタ１は、電子走行層１０３の上に設けられたＡｌＧａＮ層１０４と、ＡｌＧａＮ層１０４の上に設けられたＩｎＡｌＮ層１００と、ＩｎＡｌＮ層１００の上に設けられた窒化物半導体層１０７と、ＡｌＧａＮ層１０４の上に設けられたソース電極１０９及びドレイン電極１１０と、窒化物半導体層１０７の上に設けられたゲート電極１１１とを備えている。

    Abstract translation: 该高电子迁移率晶体管（1）设置有：布置在电子传输层（103）上的AlGaN层（104）。 布置在AlGaN层（104）上的InAlN层（100）; 布置在所述InAlN层（100）上的氮化物半导体层（107）; 布置在AlGaN层（104）上的源电极（109）和漏电极（110）。 和设置在氮化物半导体层（107）上的栅电极（111）。

Patent Agency Ranking