中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

175 records (took 0.018 seconds)

    MEMORY ELEMENTS HAVING CONDUCTIVE CAP LAYERS AND METHODS THEREFOR
    62.
    发明申请
    MEMORY ELEMENTS HAVING CONDUCTIVE CAP LAYERS AND METHODS THEREFOR 审中-公开
    具有导电盖层的记忆元素及其方法

    公开(公告)号：WO2016057508A1

    公开(公告)日：2016-04-14

    申请号：PCT/US2015/054234

    申请日：2015-10-06

    Applicant: ADESTO TECHNOLOGIES CORPORATION

    Inventor： JAMESON, III, John ,  SHIELDS, Jeffrey ,  TSAI, Kuei-Chang

    IPC: G11C13/00 ,  H01L45/00

    CPC classification number: H01L45/1253 ,  G11C13/0011 ,  G11C2213/50 ,  H01L45/04 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1266 ,  H01L45/16 ,  H01L45/1608

    Abstract: A memory element can include a first electrode; at least one switching layer formed over the first electrode; a second electrode layer; and at least one conductive cap layer formed over the second electrode layer having substantially no grain boundaries extending through to the second electrode layer; wherein the at least one switching layer is programmable between different impedance states by application of electric fields via that first and second electrode. Methods of forming such memory elements are also disclosed.

    Abstract translation: 存储元件可以包括第一电极; 形成在所述第一电极上的至少一个开关层; 第二电极层; 以及形成在所述第二电极层上的至少一个导电盖层，其基本上没有晶界延伸穿过所述第二电极层; 其中所述至少一个开关层通过经由所述第一和第二电极施加电场而在不同阻抗状态之间可编程。 还公开了形成这种存储元件的方法。

    PROTON RESISTIVE MEMORY DEVICES AND METHODS
    64.
    发明申请
    PROTON RESISTIVE MEMORY DEVICES AND METHODS 审中-公开
    PROTON RESISIVE MEMORY DEVICES AND METHODS

    公开(公告)号：WO2015164422A1

    公开(公告)日：2015-10-29

    申请号：PCT/US2015/026942

    申请日：2015-04-21

    Applicant: UNIVERSITY OF WASHINGTON

    Inventor： ROLANDI, Marco ,  JOSBERGER, Erik ,  DENG, Yingxin

    IPC: H01L29/86

    CPC classification number: H01L45/1266 ,  G11C13/0002 ,  G11C13/0014 ,  G11C13/0016 ,  G11C13/0019 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/005 ,  G11C2013/009 ,  G11C2213/12 ,  G11C2213/35 ,  G11C2213/52 ,  H01L23/5226 ,  H01L23/528 ,  H01L45/08 ,  H01L45/1226 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/14 ,  H01L45/149

    Abstract: Disclosed herein is a memory device operating based on proton conduction between a source electrode and a drain electrode through a proton-conducting layer. As the memory device operates, protons from the source migrate through the proton- conducting layer and into the drain electrode. The memory device exhibits memory, in the form of changing net conductivity, based on the amount of protons conducted from source to drain. The memory device can be reset by regenerating the source electrode (e.g., through electrical or chemical action). The memory device can be incorporated into an integrated circuit as a memory element. Related methods of using the memory device are also disclosed.

    Abstract translation: 本文公开了一种基于通过质子传导层在源电极和漏电极之间的质子传导而操作的存储器件。 当存储器件工作时，来自源极的质子迁移通过质子传导层并进入漏电极。 存储器件基于从源极到漏极传导的质子的量，以改变净电导率的形式呈现存储器。 可以通过再生源电极（例如，通过电或化学作用）来复位存储器件。 存储器件可以作为存储元件并入到集成电路中。 还公开了使用存储器件的相关方法。

    阻变存储器及其制备方法
    67.
    发明申请
    阻变存储器及其制备方法 审中-公开

    公开(公告)号：WO2014094417A1

    公开(公告)日：2014-06-26

    申请号：PCT/CN2013/079020

    申请日：2013-07-08

    Applicant: 北京大学

    Inventor： 蔡一茂 ,  殷士辉 ,  黄如 ,  方亦陈

    IPC: H01L45/00

    CPC classification number: H01L45/1233 ,  H01L45/04 ,  H01L45/085 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/1273 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1608

    Abstract: 公开了一种阻变存储器及其制备方法。阻变存储器包括：底电极（11）、阻变层（12）、顶电极（14），阻变层（12）位于底电极（11）之上；顶电极（14）位于阻变层（12）之上；底电极（11）之上设置有导电突起（13），导电突起（13）嵌在阻变层（12）内，且导电突起（13）顶部宽度小于底部宽度。还公开了一种阻变存储器的制备方法。这里所提供的阻变存储器及其制备方法，通过在底电极上设置导电突起，可以产生"避雷针"效应，使得阻变层中电场集中分布在导电突起的附近，极大的增加了导电细丝在导电突起处生成的概率，使导电细丝的生成不再是随机的，确保了阻变存储器中各个参数的稳定性，从而大大提高了阻变存储器工作的可靠性和稳定性。

    抵抗変化素子、および抵抗変化素子の製造方法
    69.
    发明申请
    抵抗変化素子、および抵抗変化素子の製造方法 审中-公开
    电阻变化元件和制造电阻变化元件的方法

    公开(公告)号：WO2014030393A1

    公开(公告)日：2014-02-27

    申请号：PCT/JP2013/062399

    申请日：2013-04-26

    Applicant: 日本電気株式会社

    Inventor： 多田　宗弘 ,  井口　憲幸 ,  伴野　直樹 ,  岡本　浩一郎

    IPC: H01L27/105 ,  H01L21/82 ,  H01L45/00 ,  H01L49/00

    CPC classification number: H01L45/122 ,  H01L27/101 ,  H01L45/08 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/14 ,  H01L45/145 ,  H01L45/146

    Abstract: 　本発明は、抵抗変化素子を、半導体基板上の配線層内に設ける際、配線の寄生容量を低く維持したまま、信頼性の高い抵抗変化素子を提供する。本発明では、半導体基板上の配線層内に抵抗変化素子を設ける構造において、 第一の層間絶縁膜と、第一の層間絶縁膜の上部に位置する第二の層間絶縁膜とを有し、 第一の層間絶縁膜上に形成された、少なくとも電極および抵抗変化膜を具える抵抗変化素子を有し、抵抗変化素子の側面に保護絶縁膜が形成され、 前記第一の層間絶縁膜と第二の層間絶縁膜とが直接接している構造を選択する。

    Abstract translation: 本发明提供一种高度可靠的电阻改变元件，同时在半导体衬底上的布线层中设置电阻改变元件时，保持布线的低寄生电容。 在本发明中，作为在半导体基板上的布线层中设置电阻改变元件的结构，选择具有：位于第一层间绝缘膜上方的第一层间绝缘膜和第二层间绝缘膜的结构， 以及形成在所述第一层间绝缘膜上并且至少设置有电极和电阻变化膜的电阻变化元件; 保护绝缘膜形成在电阻变化元件的侧面上，第一和第二层间绝缘膜彼此直接接触。

Patent Agency Ranking