中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

9 records (took 0.011 seconds)

    A NOVEL SEMICONDUCTOR DEVICE
    1.
    发明申请
    A NOVEL SEMICONDUCTOR DEVICE 审中-公开
    一个新的半导体器件

    公开(公告)号：WO1986001939A1

    公开(公告)日：1986-03-27

    申请号：PCT/US1985001720

    申请日：1985-09-06

    Applicant: AMERICAN TELEPHONE & TELEGRAPH COMPANY

    Inventor： AMERICAN TELEPHONE & TELEGRAPH COMPANY ,  SIMMONS, John, George ,  TAYLOR, Geoffrey, Walter

    IPC: H01L29/12

    CPC classification number: H01L29/205 ,  H01L29/165 ,  H01L29/365 ,  H01L29/7373 ,  H01L29/7375 ,  H01L29/739 ,  H01L29/74 ,  H01L31/1105 ,  H01L33/0041

    Abstract: A new solid state field effect bipolar device provides for high current gain and low input capacitance, while avoiding the "punch-through" effects that limit the downward scaling of conventional bipolar and field effect devices. The device typically compromises a metallic (e.g. a metal or silicide) emitter, which makes ohmic contact to a semi-insulator; a channel terminal which contacts an inversion layer formed at the interface between the semiinsulator and a semiconductor depletion region; and a collector, which is the semiconductor bulk. The novel device controls the flow of majority carriers from the emitter into the collector by the biasing action of charge in the inversion channel. The technique can be utilized in making a transistor, photodetector, thyristor, controlled optical emitter, and other devices.

    Abstract translation: 新的固态场效应双极器件提供高电流增益和低输入电容，同时避免限制常规双极和场效应器件向下缩放的“穿通”效应。 该器件通常危及金属（例如金属或硅化物）发射极，这使得欧姆接触半绝缘体; 与半绝缘体与半导体耗尽区之间的界面处形成的反型层接触的沟道端子; 和集电极，它是半导体体。 新型器件通过反转通道中的电荷的偏置动作来控制多数载流子从发射极到集电极的流动。 该技术可用于制造晶体管，光电检测器，晶闸管，受控光发射器等装置。

    TRANSISTOR
    2.
    发明申请
    TRANSISTOR 审中-公开
    晶体管

    公开(公告)号：WO2003056630A2

    公开(公告)日：2003-07-10

    申请号：PCT/EP2002/014679

    申请日：2002-12-20

    Applicant: AUSTRIAMICROSYSTEMS AG ,  KRAFT, Jochen ,  LOEFFLER, Bernhard ,  ROEHRER, Georg

    Inventor： KRAFT, Jochen ,  LOEFFLER, Bernhard ,  ROEHRER, Georg

    IPC: H01L29/732

    CPC classification number: H01L29/66272 ,  H01L29/1004 ,  H01L29/36 ,  H01L29/732 ,  H01L29/7375

    Abstract: Die Erfindung betrifft einen Transistor mit einem Emitter (1), einem Kollektor (2) und einer Basisschicht (3) bei dem sich der Emitter (1) in die Basisschicht (3) hineinerstreckt, bei dem die Basisschicht (3) einen zwischen Emitter (1) und Kollektor (2) angeordneten intrinsischen Bereich (4) und ei-nen zwischen dem intrinsischen Bereich (4) und einem Basis-kontakt (5) verlaufenden extrinsischen Bereich (6) aufweist, bei dem die Basisschicht (3) eine mit einem dreiwertigen Do-tierstoff dotierte erste Dotierschicht (7) enthält, die sich in den extrinsischen Bereich (6) erstreckt und die im Bereich des Emitters (1) durch eine fünfwertige Gegendotierung (8) gegendotiert ist. Durch die erste Dotierschicht (7) kann der elektrische Widerstand der Basisschicht (3) in vorteilhafter Weise reduziert werden.

    Abstract translation: 本发明涉及具有发射器（1），收集器（2）和基体层（3），其中所述发射器（1）延伸到基体层（3），其中，所述基体层（3）（之间的发射极的晶体管 包含：1）和收集器（2），其设置的本征区（4）和EI-NEN本征区域（4）和一个基极接触（5）非本征区域（6）之间延伸，其中所述基极层（3）用 含有三价DO-动物掺杂第一掺杂层（7），其通过反掺杂五价（8）在所述非本征区域（6）和在所述发射器（1）的区域中延伸是反掺杂。 通过基础层（3）的电阻的第一掺杂层（7）能够以有利的方式被降低。

    A HIGH PERFORMANCE BIPOLAR TRANSISTOR
    3.
    发明申请
    A HIGH PERFORMANCE BIPOLAR TRANSISTOR 审中-公开
    高性能双极晶体管

    公开(公告)号：WO2002075805A1

    公开(公告)日：2002-09-26

    申请号：PCT/US2002/008090

    申请日：2002-03-15

    Applicant: CONEXANT SYSTEMS, INC.

    Inventor： ZAMPARDI, Peter, J. ,  SCHUEGRAF, Klaus, F. ,  KEMPF, Paul ,  ASBECK, Peter

    IPC: H01L21/331

    CPC classification number: H01L29/66242 ,  H01L29/7375 ,  H01L29/7378

    Abstract: A collector (204) is deposited and a base (222) grown on the collector (204), for example, epitaxially depositing either silicon or silicon germanium. An emitter (230) is fabricated on the base (222) followed by implant doping an extrinsic base region (224), using for example, boron. The extrinsic base region (224) doping diffuses out during subsequent thermal processing steps in chip fabrication, creating an out diffusion region (226) in the device, which can adversely affect various operating characteristics, such as parasitic capacitance and linearity. Counter doping using arsenic or phosphorus controls the out diffusion. Also the counter doping can be formed using tilt implanting or, alternatively, by region by implant doping the counter doped region (228) and forming a spacer (not shown) on the base (222) prior to implanting the extrinsic base region (224).

    Abstract translation: 沉积集电体（204）和在集电极（204）上生长的基极（222），例如外延地沉积硅或硅锗。 在基极（222）上制造发射极（230），然后使用例如硼注入掺杂非本征基极区域（224）。 在芯片制造中的后续热处理步骤期间，外部基极区域（224）掺杂扩散，从而在器件中产生出扩散区域（226），这可能不利地影响诸如寄生电容和线性度的各种操作特性。 使用砷或磷的反掺杂控制了扩散。 此外，可以在植入外部基极区域（224）之前使用倾斜注入或者可选地通过注入掺杂反掺杂区域（228）并在基底（222）上形成间隔物（未示出））来形成反相掺杂， 。

    BIPOLAR JUNCTION TRANSISTORS WITH REDUCED BASE-COLLECTOR JUNCTION CAPACITANCE AND METHOD OF MANUFACTURING THE SAME
    6.
    发明申请
    BIPOLAR JUNCTION TRANSISTORS WITH REDUCED BASE-COLLECTOR JUNCTION CAPACITANCE AND METHOD OF MANUFACTURING THE SAME 审中-公开
    具有降低的集电极结电容的双极结型晶体管及其制造方法

    公开(公告)号：WO2014088658A1

    公开(公告)日：2014-06-12

    申请号：PCT/US2013/057970

    申请日：2013-09-04

    Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION

    Inventor： ADKISSON, James, W ,  ELLIOTT, James, R ,  HARAME, David, L ,  KHATER, Marwan, H ,  LEIDY, Robert, K ,  LIU, Qizhi ,  PEKARIK, John, J

    IPC: H01L21/331 ,  H01L29/737 ,  H01L29/04 ,  H01L29/06

    CPC classification number: H01L29/0649 ,  H01L29/045 ,  H01L29/0804 ,  H01L29/0817 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/66242 ,  H01L29/66257 ,  H01L29/66287 ,  H01L29/73 ,  H01L29/7325 ,  H01L29/7375

    Abstract: Fabrication methods, device structures, and design structures for a bipolar junction transistor. The device structure (14) includes a collector region (18), an intrinsic base formed (22)on the collector region (18), an emitter (74) coupled with the intrinsic base (22) and separated from the collector (18) by the intrinsic base (22), and an isolation region extending through the intrinsic base (22) to the collector region (18). The isolation region is formed with a first section having first sidewalls (29,35) that extend through the intrinsic base (22) and a second section with second sidewalls (31, 33) that extend into the collector region (18). The second sidewalls (31, 33) are inclined relative to the first sidewalls (29, 35.) The isolation region is positioned in a trench (34, 36) that is formed with first and second etching process in which the latter etches different crystallographic directions of a single-crystal semiconductor material at different etch rates.

    Abstract translation: 双极结晶体管的制造方法，器件结构和设计结构。 器件结构（14）包括集电极区域（18），在集电极区域（18）上形成的本征基极（22），与本征基极（22）耦合并与集电极（18）分离的发射极（74） 通过本征基极（22）和延伸穿过本征基极（22）到隔离区域（18）的隔离区域。 隔离区形成有第一部分，第一部分具有延伸穿过本征基部（22）的第一侧壁（29,35）和延伸到收集器区域（18）中的第二侧壁（31,33）的第二部分。 第二侧壁（31,33）相对于第一侧壁（29,35）倾斜。隔离区域位于形成有第一和第二蚀刻工艺的沟槽（34,36）中，其中后者蚀刻不同的晶体学 不同蚀刻速率下单晶半导体材料的方向。

    BIPOLAR TRANSISTOR STRUCTURE AND METHOD OF FORMING THE STRUCTURE
    7.
    发明申请
    BIPOLAR TRANSISTOR STRUCTURE AND METHOD OF FORMING THE STRUCTURE 审中-公开
    双极晶体管结构和形成结构的方法

    公开(公告)号：WO2011159419A1

    公开(公告)日：2011-12-22

    申请号：PCT/US2011/036729

    申请日：2011-05-17

    Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  CAMILLO-CASTILLO, Renata ,  DAHLSTROM, Mattias, E. ,  GRAY, Peter, B. ,  HARAME, David, L. ,  HERRIN, Russell, T. ,  JOSEPH, Alvin, J. ,  STRICKER, Andreas, D.

    Inventor： CAMILLO-CASTILLO, Renata ,  DAHLSTROM, Mattias, E. ,  GRAY, Peter, B. ,  HARAME, David, L. ,  HERRIN, Russell, T. ,  JOSEPH, Alvin, J. ,  STRICKER, Andreas, D.

    IPC: H01L21/331 ,  H01L29/10 ,  H01L29/732 ,  H01L29/737

    CPC classification number: H01L29/0649 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/66242 ,  H01L29/66287 ,  H01L29/732 ,  H01L29/7375 ,  H01L29/7378

    Abstract: Disclosed are embodiments of an improved transistor structure (100) (e.g., a bipolar transistor (BT) structure or heterojunction bipolar transistor (HBT) structure) and a method of forming the transistor structure (100). The structure embodiments can incorporate a dielectric layer (130) sandwiched between an intrinsic base layer (120) and a raised extrinsic base layer (140) to reduce collector-base capacitance C cb , a sidewall-defined conductive strap (150) for an intrinsic base layer (120) to extrinsic base layer (140) link-up region to reduce base resistance R b and a dielectric spacer (160) between the extrinsic base layer (140) and an emitter layer (180) to reduce base- emitter C be capacitance. The method embodiments allow for self-aligning of the emitter to base regions and further allow the geometries of different features (e.g., the thickness of the dielectric layer (130), the width of the conductive strap (150), the width of the dielectric spacer (160) and the width of the emitter layer (180)) to be selectively adjusted in order to optimize transistor performance.

    Abstract translation: 公开了改进的晶体管结构（100）（例如，双极晶体管（BT）结构或异质结双极晶体管（HBT）结构）的实施例以及形成晶体管结构（100）的方法。 结构实施例可以包括夹在本征基极层（120）和凸起的非本征基极层（140）之间的介电层（130），以减小集电极 - 基极电容Ccb，用于内部基极的侧壁限定的导电带（150） 层（120）到非本征基极层（140）连接区域以降低基极电阻Rb和在外部基极层（140）和发射极层（180）之间的电介质间隔物（160），以减小基极 - 发射极的Cbe电容。 方法实施例允许发射极与基极区域的自对准，并进一步允许不同特征的几何形状（例如介电层的厚度，导电带的宽度，导体带的宽度，电介质的宽度 间隔物（160）和发射极层（180）的宽度）进行选择性调整，以优化晶体管性能。

Patent Agency Ranking