公开(公告)号：WO2016098778A1

公开(公告)日：2016-06-23

申请号：PCT/JP2015/085102

申请日：2015-12-15

Applicant: 住友化学株式会社

Inventor： 藤生　真二郎 ,  目黒　健

IPC: H01L21/331 ,  H01L21/20 ,  H01L29/737

CPC classification number: H01L21/20 ,  H01L29/737

Abstract: 　特定の半導体層の電気抵抗を従来よりも低下させると共に半導体トランジスタの電流利得を従来よりも上昇させることが可能な半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタを提供する。　ｎ型不純物であるＴｅが９．０×１０ 18 ｃｍ -3 以上９．０×１０ 19 ｃｍ -3 以下の濃度で添加されている半導体層を備えている半導体トランジスタ用エピタキシャルウェハである。半導体層は、サブコレクタ層であることが好ましい。半導体トランジスタ用エピタキシャルウェハを使用して作製されている半導体トランジスタである。

Abstract translation: 提供：半导体晶体管的外延晶片，其能够使特定半导体层的电阻比以往更低，并且能够使半导体晶体管的电流增益高于之前的电流增益; 和半导体晶体管。 半导体晶体管的外延晶片，其具有以9.0×10 18 cm -3〜9.0×10 19 cm -3（含）的浓度添加n型杂质Te的半导体层。 半导体层优选为子集电极层。 使用该半导体晶体管的外延晶片制造的半导体晶体管。

公开(公告)号：WO2015104967A1

公开(公告)日：2015-07-16

申请号：PCT/JP2014/083354

申请日：2014-12-17

Applicant: 株式会社村田製作所

Inventor： 梅本　康成 ,  ▲徳▼田　大輔 ,  西明　恒和 ,  徳矢　浩章

IPC: H01L21/331 ,  H01L21/3205 ,  H01L21/60 ,  H01L21/768 ,  H01L23/522 ,  H01L29/737

CPC classification number: H01L24/13 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/16 ,  H01L29/0692 ,  H01L29/0817 ,  H01L29/20 ,  H01L29/205 ,  H01L29/41708 ,  H01L29/66234 ,  H01L29/66242 ,  H01L29/66272 ,  H01L29/6631 ,  H01L29/66318 ,  H01L29/732 ,  H01L29/737 ,  H01L29/7371 ,  H01L29/7375 ,  H01L29/7378 ,  H01L2224/02331 ,  H01L2224/0235 ,  H01L2224/02372 ,  H01L2224/02373 ,  H01L2224/0239 ,  H01L2224/024 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05558 ,  H01L2224/05559 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05666 ,  H01L2224/1134 ,  H01L2224/13013 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13026 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13563 ,  H01L2224/13611 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2924/01029 ,  H01L2924/07025 ,  H01L2924/10329 ,  H01L2924/10337 ,  H01L2924/10338 ,  H01L2924/13051 ,  H01L2924/13055 ,  H01L2924/1423 ,  H01L2924/351 ,  H01L2924/01079 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/014

Abstract: 　バイポーラトランジスタＢＴを備えた半導体装置では、ピラーバン（２０）と、エミッタ層（５）に電気的に接続された第２配線（１４）とが接触する第３開口（１６）が、エミッタ層（５）の直上に対応する位置からエミッタ層（５）の長手方向にずらされて、第３開口（１６）が、エミッタ層（５）に対して、エミッタ層（５）の長手方向の端部と第３開口（１６）の開口端とがほぼ一致するように配置されている。

Abstract translation: 公开了一种设置有双极晶体管（BT）的半导体器件。 在半导体装置中，与发射极层（5）电连接的柱状凸起（20）和第二配线（14）彼此接触的第三开口（16）通过沿着 发射极层（5）从对应于发射极层（5）正上方的部分的位置开始，所述第三开口（16）相对于发射极层（5）设置，使得发射极层（5）中的发射极层 纵向方向和第三开口（16）的开口端基本相匹配。

公开(公告)号：WO2014060536A1

公开(公告)日：2014-04-24

申请号：PCT/EP2013/071763

申请日：2013-10-17

Applicant: BROLIS SEMICONDUCTORS LTD.

Inventor： VIZBARAS, Kristijonas ,  VIZBARAS, Augustinas

IPC: H01L21/02 ,  H01L29/15

CPC classification number: H01L29/205 ,  B82Y20/00 ,  H01L21/0237 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02499 ,  H01L21/02507 ,  H01L21/02546 ,  H01L21/02549 ,  H01L21/02631 ,  H01L21/28264 ,  H01L29/15 ,  H01L29/201 ,  H01L29/66522 ,  H01L29/737 ,  H01L29/7371 ,  H01L29/7786 ,  H01L29/78 ,  H01L31/0304 ,  H01L31/035236 ,  H01L31/109 ,  H01L31/184 ,  H01L33/0025 ,  H01L33/0045 ,  H01L33/0062 ,  H01L33/06 ,  H01L33/30 ,  H01S5/3402 ,  H01S5/343 ,  H01S5/34306

Abstract: A III-V compound semiconductor heterostructure grown on a substrate is described. The heterostructure includes a first semiconductor layer, wherein the first layer semiconductor layer is a compound semiconductor layer with (III) (V), wherein (III) represents one or more group-III elements and (V) represents one or more group-V elements, an intermediate layer on the first semiconductor layer, wherein the intermediate layer is a compound semiconductor layer with (III) x>1 (V) 2-x , and wherein the intermediate layer has a thickness of 10 monolayers or below, and a second semiconductor layer, wherein the first layer semiconductor layer is a compound semiconductor layer with (III) 1 (V) 1

Abstract translation: 描述在衬底上生长的III-V族化合物半导体异质结构。 异质结构包括第一半导体层，其中第一层半导体层是具有（III）（V）的化合物半导体层，其中（III）表示一个或多个III族元素，（V）表示一个或多个V族 元素，第一半导体层上的中间层，其中中间层是具有（III）x> 1（V）2-x的化合物半导体层，其中中间层具有10个单层或更低的厚度， 第二半导体层，其中所述第一层半导体层是具有（III）1（V）1的化合物半导体层

公开(公告)号：WO2011112612A1

公开(公告)日：2011-09-15

申请号：PCT/US2011/027593

申请日：2011-03-08

Applicant: ALLIANCE FOR SUSTAINABLE ENERGY, LLC ,  MASCARENHAS, Angelo

Inventor： MASCARENHAS, Angelo

IPC: H01L31/0288

CPC classification number: H01L31/0725 ,  H01L29/207 ,  H01L29/66318 ,  H01L29/737 ,  H01L31/03042 ,  H01L31/06875 ,  H01L31/0735 ,  Y02E10/544 ,  Y02P70/521

Abstract: Isoelectronic co-doping of semiconductor compounds and alloys with acceptors and deep donors is used to decrease bandgap, to increase concentration of the dopant constituents in the resulting alloys, and to increase carrier mobilities lifetimes. For example, Group III-V compounds and alloys, such as GaAs and GaP, are isoelectronically co-doped with, for example, B and Bi, to customize solar cells, and other semiconductor devices. Isoelectronically co-doped Group II-VI compounds and alloys are also included.

Abstract translation: 使用半导体化合物和具有受体和深供体的合金的等电子共掺杂来降低带隙，以增加所得合金中掺杂剂组分的浓度，并增加载流子迁移率寿命。 例如，III-V族化合物和诸如GaAs和GaP的合金与例如B和Bi等电子共同掺杂以定制太阳能电池和其它半导体器件。 还包括等电子共掺杂的II-VI族化合物和合金。

公开(公告)号：WO2018121369A1

公开(公告)日：2018-07-05

申请号：PCT/CN2017/117362

申请日：2017-12-20

Applicant: 厦门市三安集成电路有限公司

Inventor： 颜志泓 ,  王江 ,  朱庆芳 ,  魏鸿基 ,  窦永铭 ,  许燕丽 ,  李斌

IPC: H01L29/06 ,  H01L29/737 ,  B82Y30/00 ,  H01L21/28 ,  H01L21/285

CPC classification number: B82Y30/00 ,  H01L21/28 ,  H01L21/285 ,  H01L29/06 ,  H01L29/737

Abstract: 提供了一种化合物半导体晶体管及具有该晶体管的功率放大器，晶体管包括集电极层（4）、次集电极层（2）以及设置于集电极层（4）和次集电极层（2）之间的中间层（3）；集电极层（4）和次集电极层（2）分别由GaAs构成，中间层（3）包括能隙小于GaAs的材料。

公开(公告)号：WO2015162815A1

公开(公告)日：2015-10-29

申请号：PCT/JP2014/081465

申请日：2014-11-27

Applicant: 株式会社村田製作所

Inventor： 佐々木　健次 ,  寺沢　光城

IPC: H01L21/331 ,  H01L23/36 ,  H01L29/737 ,  H01L25/00

CPC classification number: H01L23/36 ,  H01L24/73 ,  H01L25/00 ,  H01L29/737 ,  H01L2224/48091 ,  H01L2224/48464 ,  H01L2224/4903 ,  H01L2224/49111 ,  H01L2224/49175 ,  H01L2924/00014

Abstract: 　熱抵抗を低減する。半導体素子は、第１の面と、該第１の面に対向する第２の面とを有する基板と、基板の第１の面上に形成される化合物半導体トランジスタと、化合物半導体トランジスタの上側に積層され、化合物半導体トランジスタのエミッタ層に電気的に接続された接地部と、基板の第１の面及び接地部の間に設けられた絶縁膜と、を備える。

Abstract translation: 降低耐热性。 在本发明中，半导体元件设置有具有面向第一面的第一表面和第二表面的基板，形成在基板的第一表面上的化合物半导体晶体管，层叠在化合物半导体晶体管上的接地部分， 电连接到化合物半导体晶体管的发射极层，以及设置在基板的第一表面和接地部之间的绝缘膜。

公开(公告)号：WO2014191328A1

公开(公告)日：2014-12-04

申请号：PCT/EP2014/060735

申请日：2014-05-23

Applicant: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS / LEIBNIZ-INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK

Inventor： WOLFF, André ,  MEHR, Wolfgang ,  LUPINA, Grzegorz ,  DABROWSKI, Jaroslaw ,  LIPPERT, Gunther ,  LUKOSIUS, Mindaugas ,  MELIANI, Chafik ,  WENGER, Christian

IPC: H01L29/737 ,  H01L29/16 ,  H01L21/331

CPC classification number: H01L29/1606 ,  H01L21/308 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/41708 ,  H01L29/45 ,  H01L29/66037 ,  H01L29/73 ,  H01L29/737

Abstract: A graphene base transistor comprises on a semiconductor substrate surface (102) an emitter pillar (110) and an emitter-contact pillar (112.1, 112.2), which extend from a pillar foundation (108) in a vertical direction. A dielectric filling layer (114) laterally embeds the emitter pillar (110) and the emitter-contact pillar (112.1, 122.2) above the pillar foundation (108). The dielectric filling layer (114) has an upper surface (S) that is flush with a top surface of the emitter pillar (110) and with the at least one base-contact arm (112) of a base-contact structure (116). A graphene base (118) forms a contiguous layer between a top surface of the emitter pillar (110) and atop surface of the base-contact arm (116.2, 116.3). A collector stack (120) and the base (118) have the same lateral extension parallel to the substrate surface (102) and perpendicular to those edges of the top surface of the emitter pillar (110) and the base-contact arm (116.2, 116.3) that face each other.

Abstract translation: 石墨烯基晶体管在半导体衬底表面（102）上包括在垂直方向从柱基（108）延伸的发射极柱（110）和发射极 - 接触柱（112.1,112.2）。 电介质填充层（114）横向地嵌入在支柱基座（108）上方的发射极支柱（110）和发射极 - 接触柱（112.1,122.2）。 电介质填充层（114）具有与发射极柱（110）的顶表面齐平的上表面（S）以及基底接触结构（116）的至少一个基底接触臂（112） 。 石墨烯基底（118）在发射柱（110）的顶表面和基底接触臂（116.2,116.3）的顶表面之间形成连续的层。 集电器堆叠（120）和基座（118）具有与基板表面（102）平行的垂直于发射极支柱（110）的顶表面和基座接触臂（116.2， 116.3）。

公开(公告)号：WO2014036028A2

公开(公告)日：2014-03-06

申请号：PCT/US2013/056895

申请日：2013-08-27

Applicant: ADVANCED ENERGY INDUSTRIES, INC.

Inventor： VAN ZYL, Gideon ,  GUROV, Gennady, G.

CPC classification number: H01L29/737 ,  H01L29/0821 ,  H01L29/36 ,  H01L29/66234 ,  H01L29/73 ,  H03K17/68

Abstract: This disclosure describes a switch having a collector, base, emitter, and an intrinsic region between the collector and base. The intrinsic region increases the efficiency of the switch and reduces losses. The collector, base, and emitter each have respective terminals, and an AC component of current passing through the base terminal is greater than an AC component of current passing through the emitter terminal. Additionally, in an on- state a first alternating current between the base and collector terminals is greater than a second alternating current between the collector and emitter terminals. In other words, AC passes primarily between collector and base as controlled by a DC current between the base and emitter.

Abstract translation: 本公开描述了一种开关，其具有集电极，基极，发射极以及集电极和基极之间的本征区。 本征区域提高了开关的效率并减少了损失。 集电极，基极和发射极各自具有各自的端子，并且流过基极端子的电流的AC分量大于流过发射极端子的电流的AC分量。 另外，在接通状态下，基极和集电极端子之间的第一交流电流大于集电极端子和发射极端子之间的第二交流电流。 换句话说，交流电主要通过集电极和基极之间，由基极和发射极之间的直流电控制。

公开(公告)号：WO2013074680A1

公开(公告)日：2013-05-23

申请号：PCT/US2012/065090

申请日：2012-11-14

Applicant: SKYWORKS SOLUTIONS, INC.

Inventor： CISMARU, Cristian ,  ZAMPARDI, Peter, J., Jr.

IPC: H01L29/73 ,  H04B1/00 ,  G01R31/26

CPC classification number: H01L27/0658 ,  H01L21/8252 ,  H01L22/14 ,  H01L27/0605 ,  H01L28/60 ,  H01L29/0692 ,  H01L29/205 ,  H01L29/41708 ,  H01L29/66242 ,  H01L29/737 ,  H01L29/7371 ,  H01L2224/05554 ,  H01L2224/48091 ,  H01L2224/49171 ,  H01L2924/12032 ,  H01L2924/1305 ,  H01L2924/15184 ,  H01L2924/15192 ,  H04M1/026 ,  H01L2924/00014 ,  H01L2924/00

Abstract: Disclosed are structures and methods related to a barrier layer for metallization of a selected semiconductor such as indium gallium phosphide (InGaP). In some embodiments, the barrier layer can include tantalum nitride (TaN). Such a barrier layer can provide desirable features such as barrier functionality, improved adhesion of a metal layer, reduced diffusion, reduced reactivity between the metal and InGaP, and stability during the fabrication process. In some embodiments, structures formed in such a manner can be configured as an emitter of a gallium arsenide (GaAs) heterojunction bipolar transistor (HBT) or an on-die high-value capacitance element. In some embodiments, some of the foregoing structures can be configured as a capacitance element having a capacitance value representative of the thickness of the emitter layer. Accordingly, monitoring of such a capacitance value during various HBT processes allows monitoring of the integrity of the emitter layer.

Abstract translation: 公开了与用于诸如铟镓磷化物（InGaP）的选定半导体的金属化的阻挡层有关的结构和方法。 在一些实施例中，阻挡层可以包括氮化钽（TaN）。 这种阻挡层可以提供期望的特征，例如屏障功能，金属层的改善的粘附，减小的扩散，金属和InGaP之间的反应性降低，以及制造过程中的稳定性。 在一些实施例中，以这种方式形成的结构可被配置为砷化镓（GaAs）异质结双极晶体管（HBT）的发射极或片上高电容元件。 在一些实施例中，前述结构中的一些可被配置为具有代表发射极层的厚度的电容值的电容元件。 因此，在各种HBT过程中监测这种电容值允许监测发射极层的完整性。

公开(公告)号：WO2007126679A3

公开(公告)日：2008-04-24

申请号：PCT/US2007007155

申请日：2007-03-22

Applicant: SANDISK 3D LLC ,  KUMAR TANMAY ,  HERNER S BRAD

Inventor： KUMAR TANMAY ,  HERNER S BRAD

IPC: H01L27/102 ,  H01L21/336 ,  H01L21/84 ,  H01L27/06 ,  H01L27/12 ,  H01L29/417 ,  H01L29/737 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L29/868 ,  H01L21/84 ,  H01L27/1021 ,  H01L27/2409 ,  H01L29/165 ,  H01L29/22 ,  H01L29/267 ,  H01L29/417 ,  H01L29/737 ,  H01L29/8615 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146

Abstract: In the present invention a metal oxide or nitride compound which is a wide-i band-gap semiconductor abuts a silicon, germanium, or alloy of silicon and/or germanium of the opposite conductivity type to form a p-n heteroj unction. This p-n heteroj unction can be used to advantage in various devices. In preferred embodiments, one terminal of a vertically oriented p-i-n heterojunction diode is a metal oxide or nitride layer (118), while the rest of the diode is formed of a silicon or silicon-germanium resistor; for example a diode may include a heavily doped n-type silicon region (4), an intrinsic silicon region (6), and a nickel oxide layer (118) serving as the p-type terminal. Many of these metal oxides and nitrides exhibit resistivity-switching behavior, and such a heterojunction diode can be used in a nonvolatile memory cell, for example in a monc-lithic three dimensional memory array.

Abstract translation: 在本发明中，作为宽-i带隙半导体的金属氧化物或氮化物化合物与相反导电型的硅和/或锗的硅，锗或合金相接触以形成p-n异质结。 这种p-n异质结可以用于各种装置中。 在优选实施例中，垂直取向的p-i-n异质结二极管的一个端子是金属氧化物或氮化物层（118），而二极管的其余部分由硅或硅 - 锗电阻器形成; 例如二极管可以包括重掺杂的n型硅区（4），本征硅区（6）和用作p型端子的氧化镍层（118）。 这些金属氧化物和氮化物中的许多表现出电阻率切换行为，并且这种异质结二极管可以用在非易失性存储单元中，例如在单晶三维存储器阵列中。