中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

27 records (took 0.012 seconds)

    BANDGAP CONTROL IN AMORPHOUS SEMICONDUCTORS
    2.
    发明申请
    BANDGAP CONTROL IN AMORPHOUS SEMICONDUCTORS 审中-公开
    非晶半导体中的带状控制

    公开(公告)号：WO1983001865A1

    公开(公告)日：1983-05-26

    申请号：PCT/US1982001640

    申请日：1982-11-19

    Applicant: CHRONAR CORPORATION

    Inventor： CHRONAR CORPORATION ,  DALAL, Vikram L. ,  AKHTAR, M. ,  GAU, Shek-Chung ,  RAMAPRASAD, Kackadasam, R.

    IPC: H01L21/205

    CPC classification number: H01L29/1604 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262

    Abstract: Method of producing amorphous semiconductor hydrides (hydrogenated amorphous semiconductors) with specified bandgaps. The desired bandgap is achieved by controlling the temperature and partial pressure of higher order semiconductanes which are introduced into, for example, in a hotwall epitaxial reactor, to create a deposit on a substrate held in the reactor, said deposit being created by pyrolytic decomposition of said semiconductanes.

    Abstract translation: 制造具有规定带隙的非晶半导体氢化物（氢化非晶半导体）的方法。 所需的带隙通过控制被引入例如在热壁外延反应器中的高级半导体的温度和分压来在保持在反应器中的基板上产生沉积物，所述沉积物是通过热解分解 所述半导体。

    炭化珪素バイポーラ型半導体装置
    4.
    发明申请
    炭化珪素バイポーラ型半導体装置 审中-公开
    碳化硅双极半导体器件

    公开(公告)号：WO2007069632A1

    公开(公告)日：2007-06-21

    申请号：PCT/JP2006/324818

    申请日：2006-12-13

    Applicant: 関西電力株式会社 ,  財団法人電力中央研究所 ,  石井 竜介 ,  中山 浩二 ,  菅原 良孝 ,  三柳 俊之 ,  土田 秀一 ,  鎌田 功穂 ,  中村 智宣

    Inventor： 石井 竜介 ,  中山 浩二 ,  菅原 良孝 ,  三柳 俊之 ,  土田 秀一 ,  鎌田 功穂 ,  中村 智宣

    IPC: H01L29/861 ,  H01L21/28 ,  H01L29/06 ,  H01L29/417

    CPC classification number: H01L29/1604 ,  H01L21/0465 ,  H01L21/047 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/8613

    Abstract: 　ＳｉＣ単結晶基板の表面に第１導電型のＳｉＣドリフト層および第２導電型のＳｉＣ電荷注入層をエピタキシャル成長したメサ型形状をもつＳｉＣバイポーラ型半導体装置において、積層欠陥の発生およびその面積拡大を抑制し、これにより順方向電圧の増加を抑制すること。また、逆方向電圧の印加時における耐圧性能を高めること。 　メサ壁部またはメサ壁部およびメサ周辺部に、その表面とｐｎ接合界面とを空間的に分離する通電劣化防止層を形成した。ある態様では、逆方向電圧の印加時に等電位となる第２導電型の炭化珪素低抵抗層により通電劣化防止層を構成した。別の態様では、第２導電型の炭化珪素導電層により通電劣化防止層を構成するとともに、その表面に、逆方向電圧の印加時に等電位となる金属膜を形成した。さらに別の態様では、高抵抗のアモルファス層により通電劣化防止層を構成した。

    Abstract translation: 具有台面形状的SiC双极半导体器件，其中在SiC单晶衬底的表面上外延生长第一导电型SiC漂移层和第二导电型SiC电荷注入层。 在SiC双极型半导体器件中，抑制层叠缺陷的产生和面积增加，并且抑制正向电压的增加。 此外，在施加反向电压的状态下，耐压特性得到改善。 在台面壁部分或台面壁部分和台面周边部分上形成导电劣化防止层，用于将表面与pn结界面空间分离。 在一个实施例中，导电劣化防止层由施加反向电压时变为等电位的第二导电型碳化硅低电阻层构成。 在另一个实施例中，导电劣化防止层由第二导电型碳化硅导电层构成，并且在导电劣化防止层的表面上形成施加反向电压时变成等电位的金属膜。 此外，在另一实施例中，导电劣化防止层由高电阻非晶层构成。

    水素化処理方法および水素化処理装置
    7.
    发明申请
    水素化処理方法および水素化処理装置 审中-公开
    氢化处理方法和加氢处理装置

    公开(公告)号：WO2013015187A1

    公开(公告)日：2013-01-31

    申请号：PCT/JP2012/068301

    申请日：2012-07-19

    Applicant: 日産化学工業株式会社 ,  北野 勝久

    Inventor： 北野　勝久

    IPC: H01L21/324 ,  H01L21/20 ,  H01L21/208 ,  H01L21/22 ,  H01L21/265

    CPC classification number: H01L21/3003 ,  H01J37/32192 ,  H01J37/32348 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/02628 ,  H01L21/02664 ,  H01L21/67017 ,  H01L21/67115 ,  H01L29/1604 ,  H05H1/2406 ,  H05H1/46 ,  H05H2001/2412 ,  H05H2001/4607 ,  H05H2001/466

    Abstract: 　本発明による水素化処理方法は、プラズマ発生部（２０）を用意する工程と、密閉部材（３０）を用意する工程と、密閉部材（３０）内にアモルファスシリコン膜（Ｓ）を配置する工程と、プラズマ発生部（２０）が、密閉部材（３０）内の少なくとも一部の領域において水素ガスを含む大気圧近傍の圧力のガスにプラズマを発生させることにより、アモルファスシリコン膜（Ｓ）にプラズマ処理を行う工程とを包含する。好適には、アモルファスシリコン膜（Ｓ）を配置する工程は、シラン化合物の溶解した溶液を用いて密閉部材（３０）内にアモルファスシリコン膜（Ｓ）を形成する工程を含む。

    Abstract translation: 本发明的氢化处理方法包括制备等离子体产生部件（20），制备气密部件（30）的步骤，在气密部件（30）中设置非晶硅膜（S）的步骤， 以及通过使等离子体产生部件（20）在接近大气压的含氢气体的气体中的至少一部分内部的区域内产生等离子体来进行非晶硅膜（S）的等离子体处理的步骤 气密构件（30）。 理想地，用于配置非晶硅膜（S）的步骤包括使用其中硅烷化合物溶解的溶液形成气密构件（30）内的非晶硅膜（S）的步骤。

    NANOSCALE WIRE-BASED MEMORY DEVICES
    8.
    发明申请
    NANOSCALE WIRE-BASED MEMORY DEVICES 审中-公开
    基于纳米电路的存储器件

    公开(公告)号：WO2009134291A3

    公开(公告)日：2010-09-10

    申请号：PCT/US2009000337

    申请日：2009-01-21

    Applicant: HARVARD COLLEGE ,  LIEBER CHARLES M ,  DONG YAJIE ,  LU WEI ,  YU GUIHUA ,  MCALPINE MICHAEL

    Inventor： LIEBER CHARLES M ,  DONG YAJIE ,  LU WEI ,  YU GUIHUA ,  MCALPINE MICHAEL

    IPC: H01L27/10 ,  H01L29/06 ,  H01L29/16

    CPC classification number: H01L29/0665 ,  B82Y10/00 ,  G11C13/0002 ,  G11C13/0069 ,  G11C2213/77 ,  G11C2213/81 ,  H01L27/10 ,  H01L27/101 ,  H01L29/0673 ,  H01L29/16 ,  H01L29/1602 ,  H01L29/1604 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: The present invention generally relates to nanotechnology and sub- microelectronic devices that can be used in circuitry and, in particular, to nanoscale wires and other nanostructures able to encode data. One aspect of the present invention is directed to a device comprising an electrical crossbar array comprising at least two crossed wires at a cross point. In some cases, at least one of the crossed wires is a nanoscale wire, and in certain instances, at least one of the crossed wires is a nanoscale wire comprising a core and at least one shell surrounding the core. For instance, the core may comprise a crystal (e.g., crystalline silicon) and the shell may be at least partially amorphous (e.g., amorphous silicon). In certain embodiments, the cross point may exhibit intrinsic current rectification, or other electrical behaviors, and the cross point can be used as a memory device. For example, in one embodiment, the cross point may exhibit a first conductance at a positive voltage, and the cross point may exhibit a second conductance at a negative voltage. Accordingly, by applying suitable voltages to the cross point, data may be stored at the cross point. Other aspects of the present invention are directed to systems and methods for making or using such devices, kits involving such devices, or the like.

    Abstract translation: 本发明一般涉及可用于电路中的纳米技术和亚微电子器件，特别涉及能够对数据进行编码的纳米线和其他纳米结构。 本发明的一个方面涉及一种装置，其包括在交叉点处包括至少两根交叉线的电横排阵列。 在一些情况下，交叉导线中的至少一个是纳米线，并且在某些情况下，交叉导线中的至少一个是纳米线，其包括芯和围绕芯的至少一个壳。 例如，芯可以包括晶体（例如，晶体硅），并且壳可以是至少部分无定形的（例如非晶硅）。 在某些实施例中，交叉点可以表现出固有的电流整流或其他电气行为，并且交叉点可以用作存储器件。 例如，在一个实施例中，交叉点可以在正电压下呈现第一电导，并且交叉点可以在负电压下显示第二电导。 因此，通过向交叉点施加合适的电压，可以在交叉点存储数据。 本发明的其他方面涉及用于制造或使用这种装置的系统和方法，涉及这种装置的套件等。

    NANOSCALE WIRE-BASED MEMORY DEVICES
    9.
    发明申请
    NANOSCALE WIRE-BASED MEMORY DEVICES 审中-公开
    基于纳米电路的存储器件

    公开(公告)号：WO2009134291A2

    公开(公告)日：2009-11-05

    申请号：PCT/US2009/000337

    申请日：2009-01-21

    Applicant: PRESIDENT AND FELLOWS OF HARVARD COLLEGE ,  LIEBER, Charles, M. ,  DONG, Yajie ,  LU, Wei ,  YU, Guihua ,  MCALPINE, Michael

    Inventor： LIEBER, Charles, M. ,  DONG, Yajie ,  LU, Wei ,  YU, Guihua ,  MCALPINE, Michael

    IPC: H01L27/10 ,  H01L29/06

    CPC classification number: H01L29/0665 ,  B82Y10/00 ,  G11C13/0002 ,  G11C13/0069 ,  G11C2213/77 ,  G11C2213/81 ,  H01L27/10 ,  H01L27/101 ,  H01L29/0673 ,  H01L29/16 ,  H01L29/1602 ,  H01L29/1604 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: The present invention generally relates to nanotechnology and sub- microelectronic devices that can be used in circuitry and, in particular, to nanoscale wires and other nanostructures able to encode data. One aspect of the present invention is directed to a device comprising an electrical crossbar array comprising at least two crossed wires at a cross point. In some cases, at least one of the crossed wires is a nanoscale wire, and in certain instances, at least one of the crossed wires is a nanoscale wire comprising a core and at least one shell surrounding the core. For instance, the core may comprise a crystal (e.g., crystalline silicon) and the shell may be at least partially amorphous (e.g., amorphous silicon). In certain embodiments, the cross point may exhibit intrinsic current rectification, or other electrical behaviors, and the cross point can be used as a memory device. For example, in one embodiment, the cross point may exhibit a first conductance at a positive voltage, and the cross point may exhibit a second conductance at a negative voltage. Accordingly, by applying suitable voltages to the cross point, data may be stored at the cross point. Other aspects of the present invention are directed to systems and methods for making or using such devices, kits involving such devices, or the like.

    Abstract translation: 本发明一般涉及可用于电路中的纳米技术和亚微电子器件，特别涉及能够对数据进行编码的纳米线和其他纳米结构。 本发明的一个方面涉及一种装置，其包括在交叉点处包括至少两根交叉线的电横排阵列。 在一些情况下，交叉导线中的至少一个是纳米线，并且在某些情况下，交叉导线中的至少一个是纳米线，其包括芯和围绕芯的至少一个壳。 例如，芯可以包括晶体（例如，晶体硅），并且壳可以是至少部分无定形的（例如非晶硅）。 在某些实施例中，交叉点可以表现出固有的电流整流或其他电气行为，并且交叉点可以用作存储器件。 例如，在一个实施例中，交叉点可以在正电压下呈现第一电导，并且交叉点可以在负电压下显示第二电导。 因此，通过向交叉点施加合适的电压，可以在交叉点存储数据。 本发明的其他方面涉及用于制造或使用这种装置的系统和方法，涉及这种装置的套件等。

    STABLE AMORPHOUS MATERIALS SUCH AS SILICON
    10.
    发明申请
    STABLE AMORPHOUS MATERIALS SUCH AS SILICON 审中-公开
    稳定的非晶材料如硅

    公开(公告)号：WO1992022925A1

    公开(公告)日：1992-12-23

    申请号：PCT/US1992005089

    申请日：1992-06-17

    Applicant: ADVANCED PHOTOVOLTAIC SYSTEMS, INC.

    Inventor： ADVANCED PHOTOVOLTAIC SYSTEMS, INC. ,  XI, Jianping ,  GHOSH, Malathi ,  LIU, Tongyu ,  MACNEIL, John

    IPC: H01L29/12

    CPC classification number: G03G5/08214 ,  H01L29/1604 ,  H01L31/03762 ,  H01L31/03767 ,  H01L31/075 ,  Y02E10/548

    Abstract: An amorphous material such as silicon is doped with a dopant, such as boron, in small amounts effective to reduce light-induced degradation. The dopant preferably is added in the vapor deposition of the amorphous material and results in a concentration of less than about 5x10 atoms/cm in a film. The films may be used in applications such as photovoltaic devices, xerography drums, facsimile elements, thin film transistors, and particle detectors.

    Abstract translation: 诸如硅之类的无定形材料以少量掺杂有掺杂剂，例如硼，以有效降低光致降解。 掺杂剂优选在无定形材料的气相沉积中加入，并导致膜中小于约5×10 18原子/ cm 3的浓度。 这些膜可以用于诸如光伏器件，静电鼓，传真元件，薄膜晶体管和粒子检测器的应用中。

Patent Agency Ranking