公开(公告)号：WO2016054512A1

公开(公告)日：2016-04-07

申请号：PCT/US2015/053727

申请日：2015-10-02

Applicant: MC10, INC. ,  DALAL, Mitul ,  GUPTA, Sanjay

Inventor： DALAL, Mitul ,  GUPTA, Sanjay

IPC: H01L23/29

CPC classification number: H01L23/5389 ,  H01L21/2885 ,  H01L21/486 ,  H01L21/56 ,  H01L23/293 ,  H01L23/3107 ,  H01L23/3121 ,  H01L23/42 ,  H01L23/481 ,  H01L23/49866 ,  H01L23/5384 ,  H01L23/5385 ,  H01L23/5387 ,  H01L24/83 ,  H01L2224/48137 ,  H01L2224/8385 ,  H01L2924/0635 ,  H01L2924/07025

Abstract: Flexible integrated circuit (IC) modules, flexible IC devices, and methods of making and using flexible IC modules are presented herein. A flexible integrated circuit module is disclosed which includes a flexible substrate and a semiconductor die attached to the flexible substrate. An encapsulating layer, which is attached to the flexible substrate, includes a thermoplastic resin and/or a polyimide adhesive encasing therein the semiconductor die. The encapsulating layer may be an acrylic -based thermally conductive and electrically isolating polyimide adhesive. Optionally, the encapsulating layer may be a B- stage FR-4 glass-reinforced epoxy thermoplastic polymer or copolymer or blend. The die may be embedded between two flexible substrates, each of which includes a layer of flexible polymer, such as a polyimide sheet, with two layers of conductive material, such as copper cladding, disposed on opposing sides of the layer of flexible polymer.

Abstract translation: 本文介绍了灵活集成电路（IC）模块，灵活IC器件以及制造和使用柔性IC模块的方法。 公开了一种柔性集成电路模块，其包括柔性基板和附接到柔性基板的半导体管芯。 附着在柔性基板上的封装层包括封装半导体管芯的热塑性树脂和/或聚酰亚胺粘合剂。 封装层可以是基于丙烯酸的导热和电隔离的聚酰亚胺粘合剂。 任选地，封装层可以是B-级FR-4玻璃增强环氧热塑性聚合物或共聚物或共混物。 模具可以嵌入在两个柔性基板之间，每个柔性基板包括柔性聚合物层，例如聚酰亚胺片层，其中布置在柔性聚合物层的相对侧上的两层导电材料，例如铜包层。

公开(公告)号：WO2016033522A1

公开(公告)日：2016-03-03

申请号：PCT/US2015/047531

申请日：2015-08-28

Applicant: MATERION CORPORATION

Inventor： KOBA, Richard J. ,  FRAIVILLIG, James

IPC: B32B7/12 ,  B32B27/20 ,  B32B27/28 ,  C09J7/02 ,  C09J9/02 ,  C09J179/08 ,  H01B1/22 ,  H05K3/32 ,  C08K3/08

CPC classification number: B32B37/144 ,  B29C65/02 ,  B29C66/45 ,  B29C66/712 ,  B29C66/73112 ,  B29C66/7392 ,  B29K2079/085 ,  B32B7/02 ,  B32B7/12 ,  B32B9/005 ,  B32B9/045 ,  B32B15/08 ,  B32B15/20 ,  B32B27/06 ,  B32B27/18 ,  B32B27/20 ,  B32B27/281 ,  B32B37/1284 ,  B32B37/16 ,  B32B2037/1253 ,  B32B2038/0076 ,  B32B2255/10 ,  B32B2255/20 ,  B32B2255/205 ,  B32B2262/103 ,  B32B2262/106 ,  B32B2264/105 ,  B32B2264/108 ,  B32B2307/202 ,  B32B2307/302 ,  B32B2309/02 ,  B32B2309/105 ,  B32B2379/08 ,  B32B2457/00 ,  B32B2457/08 ,  C08K3/04 ,  C08K3/08 ,  C08K2003/0806 ,  C08K2003/0831 ,  C08K2003/085 ,  C08K2201/001 ,  C09J7/22 ,  C09J7/28 ,  C09J7/29 ,  C09J7/35 ,  C09J9/02 ,  C09J2201/602 ,  C09J2203/326 ,  C09J2205/102 ,  C09J2205/106 ,  C09J2400/163 ,  C09J2479/08 ,  C09J2479/086 ,  C09K5/14 ,  H01B1/22 ,  H01L21/50 ,  H01L23/10 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L2224/2711 ,  H01L2224/2712 ,  H01L2224/2908 ,  H01L2224/29083 ,  H01L2224/29124 ,  H01L2224/29139 ,  H01L2224/29144 ,  H01L2224/29147 ,  H01L2224/29155 ,  H01L2224/29164 ,  H01L2224/29193 ,  H01L2224/29247 ,  H01L2224/2929 ,  H01L2224/29294 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29347 ,  H01L2224/29363 ,  H01L2224/29393 ,  H01L2224/29499 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/83101 ,  H01L2224/83203 ,  H01L2224/83424 ,  H01L2224/83447 ,  H01L2224/8346 ,  H01L2224/83487 ,  H01L2224/83856 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/1033 ,  H05K3/0061 ,  H05K2201/0129 ,  H05K2201/0154 ,  H05K2201/0215 ,  C08L79/08 ,  H01L2924/07025 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/01006 ,  H01L2924/07811 ,  H01L2924/013 ,  H01L2924/01074 ,  H01L2924/01042 ,  H01L2924/05432 ,  H01L2924/05032 ,  H01L2924/0532 ,  H01L2924/01004

Abstract: A bond film includes a thermoplastic polyimide adhesive that contains particles which are thermally conductive and electrically conductive particles. A conductive foil layer may be placed between two layers of adhesive to form the bond foil. This bond film has a low curing temperature which reduces CTE mismatch between different substrates and therefore allows direct bonding of substrates that have high coefficient of thermal expansion mismatch. The low curing temperature also allows for reduced processing costs. The conductive bond film does not degrade at high temperatures, allowing for service temperatures up to 350°C and thermal excursions up to 450°C.

Abstract translation: 接合膜包括含有导热性和导电性颗粒的热塑性聚酰亚胺粘合剂。 导电箔层可以放置在两层粘合剂之间以形成接合箔。 该粘合膜具有低的固化温度，这降低了不同基材之间的CTE失配，因此允许直接粘合具有高热膨胀系数不匹配的基材。 低固化温度也可降低加工成本。 导电粘合膜在高温下不会降解，使用温度高达350°C，热偏移达450°C。

公开(公告)号：WO2015175554A2

公开(公告)日：2015-11-19

申请号：PCT/US2015/030410

申请日：2015-05-12

Applicant: INVENSAS CORPORATION

Inventor： KATKAR, Rajesh ,  UZOH, Cyprian, Emeka

IPC: H01L21/60

CPC classification number: H01L24/14 ,  B23K1/0016 ,  B23K3/0623 ,  B23K35/0244 ,  B23K35/0266 ,  B23K2201/40 ,  H01L21/02225 ,  H01L21/4853 ,  H01L21/56 ,  H01L21/563 ,  H01L21/565 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/49811 ,  H01L23/49816 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/73 ,  H01L24/742 ,  H01L24/81 ,  H01L24/83 ,  H01L24/98 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/03318 ,  H01L2224/0332 ,  H01L2224/0333 ,  H01L2224/0391 ,  H01L2224/05022 ,  H01L2224/05073 ,  H01L2224/0508 ,  H01L2224/051 ,  H01L2224/05567 ,  H01L2224/056 ,  H01L2224/06102 ,  H01L2224/10145 ,  H01L2224/11001 ,  H01L2224/11005 ,  H01L2224/11009 ,  H01L2224/111 ,  H01L2224/11318 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/11849 ,  H01L2224/11901 ,  H01L2224/1191 ,  H01L2224/13005 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/13078 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13084 ,  H01L2224/131 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13169 ,  H01L2224/1319 ,  H01L2224/13561 ,  H01L2224/13562 ,  H01L2224/136 ,  H01L2224/13609 ,  H01L2224/13611 ,  H01L2224/1405 ,  H01L2224/16058 ,  H01L2224/16059 ,  H01L2224/16145 ,  H01L2224/16147 ,  H01L2224/16148 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/1701 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/17505 ,  H01L2224/2919 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/75253 ,  H01L2224/81138 ,  H01L2224/81141 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/8122 ,  H01L2224/81224 ,  H01L2224/81815 ,  H01L2224/81825 ,  H01L2224/8385 ,  H01L2224/9211 ,  H01L2225/06513 ,  H01L2924/14 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/3512 ,  H01L2924/381 ,  H01L2924/3841 ,  H05K1/115 ,  H05K1/144 ,  H05K3/341 ,  H05K2201/09572 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/07025 ,  H01L2224/81 ,  H01L2224/83

Abstract: In some embodiments, to increase the height-to-pitch ratio of a solder connection that connects different structures with one or more solder balls, only a portion of a solder ball's surface is melted when the connection is formed on one structure and/or when the connection is being attached to another structure. In some embodiments, non-solder balls are joined by an intermediate solder ball (140i). A solder connection may be surrounded by a solder locking layer (1210) and may be recessed in a hole (1230) in that layer. Other features are also provided.

Abstract translation: 在一些实施例中，为了增加将不同结构与一个或多个焊球连接的焊料连接的高度与间距比，当在一个结构上形成连接时，和/或当 连接正在附加到另一个结构。 在一些实施例中，非焊球通过中间焊球（140i）连接。 焊料连接可以被焊料锁定层（1210）包围，并且可以凹入该层中的孔（1230）中。 还提供其他功能。

公开(公告)号：WO2015053219A1

公开(公告)日：2015-04-16

申请号：PCT/JP2014/076690

申请日：2014-10-06

Applicant: ローム株式会社

Inventor： 吉原　克彦 ,  濟藤　匡男

IPC: H01L23/14 ,  H01L23/12 ,  H01L23/36 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L23/4924 ,  H01L21/4871 ,  H01L21/565 ,  H01L23/3121 ,  H01L23/3675 ,  H01L23/3735 ,  H01L23/3737 ,  H01L23/4334 ,  H01L23/49506 ,  H01L23/49531 ,  H01L23/49537 ,  H01L23/49541 ,  H01L23/49575 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L25/07 ,  H01L25/072 ,  H01L25/18 ,  H01L2224/05552 ,  H01L2224/05554 ,  H01L2224/0603 ,  H01L2224/29387 ,  H01L2224/32245 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/48245 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/92247 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01012 ,  H01L2924/0503 ,  H01L2924/05032 ,  H01L2924/05042 ,  H01L2924/0532 ,  H01L2924/05342 ,  H01L2924/05432 ,  H01L2924/05442 ,  H01L2924/0635 ,  H01L2924/0665 ,  H01L2924/069 ,  H01L2924/07025 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/1033 ,  H01L2924/1203 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/15724 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 　パワーモジュール（２０）は、絶縁層（１２）と、絶縁層（１２）上に配置された第１金属板（３）と、第１金属板（３）上に配置された第１半導体デバイス（１）と、第１金属板（３）上に配置された第１接着絶縁層（１０）および第２接着絶縁層（１１）と、第１接着絶縁層（１０）上に配置された第１主電極配線用ランド（５）と、第２接着絶縁層（１１）上に配置された第１信号配線用ランド（７ 1 ・７ 2 ）とを備える。コストが低減可能で、基板全体の反りが低減され、品質が安定化され信頼性の向上したパワーモジュールおよびその製造方法を提供することができる。

Abstract translation: 功率模块（20）设置有：绝缘层（12）; 设置在绝缘层（12）上的第一金属板（3）; 设置在第一金属板（3）上的第一半导体器件（1）; 第一粘合绝缘层（10）和设置在第一金属板（3）上的第二粘合绝缘层（11）; 设置在所述第一粘合绝缘层（10）上的第一主电极焊盘（5）; 以及设置在第二粘合绝缘层（11）上的第一信号线焊盘（71,72）。 可以提供能够降低成本，降低整个基板的翘曲，稳定质量并提高可靠性的功率模块。 也可以提供一种用于制造所述功率模块的方法。

公开(公告)号：WO2014042811A1

公开(公告)日：2014-03-20

申请号：PCT/US2013/055032

申请日：2013-08-15

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION

Inventor： DAUBENSPECK, Timothy, H. ,  GAMBINO, Jeffrey, P. ,  MUZZY, Christopher, D. ,  SAUTER, Wolfgang ,  SULLIVAN, Timothy, D.

IPC: H01L21/44 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L21/563 ,  H01L23/3121 ,  H01L23/3142 ,  H01L23/3192 ,  H01L23/49811 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/32 ,  H01L24/73 ,  H01L2224/024 ,  H01L2224/0401 ,  H01L2224/05023 ,  H01L2224/05024 ,  H01L2224/05082 ,  H01L2224/05113 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05186 ,  H01L2224/05613 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05686 ,  H01L2224/11912 ,  H01L2224/13023 ,  H01L2224/13076 ,  H01L2224/13078 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13113 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13166 ,  H01L2224/13181 ,  H01L2224/13184 ,  H01L2224/13186 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2924/0132 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/07025 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/01074 ,  H01L2924/014

Abstract: Various embodiments include methods of forming interconnect structures, and the structures formed by such methods. In one embodiment, a method can include: providing a precursor interconnect structure having: a photosensitive polyimide (PSPI) layer (4); a controlled collapse chip connection (C4) bump (10) overlying the PSPI layer; and a solder (18) overlying the C4 bump and contacting a side (20) of the C4 bump. The method can further include recessing a portion of the PSPI layer (4) adjacent to the C4 bump (10) to form a PSPI pedestal (26) under the C4 bump (10). The method can additionally include forming an Underfill (32) abutting the PSPI pedestal (26) and the C4 bump (10), wherein the Underfill (32) and the solder (18) form an interface separated from the PSPI pedestal (26).

Abstract translation: 各种实施方案包括形成互连结构的方法以及通过这些方法形成的结构。 在一个实施方案中，一种方法可以包括：提供具有光敏聚酰亚胺（PSPI）层（4）的前体互连结构; 覆盖PSPI层的可控崩溃芯片连接（C4）突起（10）; 以及覆盖C4凸起并且接触C4凸块的一侧（20）的焊料（18）。 该方法还可以包括使与C4凸块（10）相邻的PSPI层（4）的一部分凹陷以在C4凸块（10）下形成PSPI基座（26）。 该方法还可以包括形成邻接PSPI基座（26）和C4凸块（10）的底部填充物（32），其中底部填充物（32）和焊料（18）形成与PSPI基座（26）分离的界面。

公开(公告)号：WO2010044783A1

公开(公告)日：2010-04-22

申请号：PCT/US2008/079912

申请日：2008-10-15

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  ANO, Kazuaki ,  LEE, Wen, Yu

Inventor： ANO, Kazuaki ,  LEE, Wen, Yu

IPC: H01L23/544 ,  H01L23/00

CPC classification number: H01L21/565 ,  B41M5/24 ,  B41M5/26 ,  H01L23/3128 ,  H01L23/544 ,  H01L24/16 ,  H01L24/31 ,  H01L24/48 ,  H01L24/85 ,  H01L24/97 ,  H01L2223/54406 ,  H01L2223/54433 ,  H01L2223/5448 ,  H01L2223/54486 ,  H01L2224/04042 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/85 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/83 ,  H01L2924/0665 ,  H01L2924/07025 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: The symbolization of a semiconductor device (100) is incorporated in a thin sheet (130) attached to the top of the device, facing outwardly with its bare surface. The material of the sheet (about 1 to 10 μm thick) includes regions of a first optical reflectivity and a first color, and regions (133) of a second optical reflectivity and a second color, which differ from, and contrast with, the first reflectivity and color. Preferred choices for the sheet material include the compound o-cresol novolac epoxy and the compound bisphenol-A, more preferably with the chemical imidazole added to the film material. A preferred embodiment of the invention is a packaged device with a semiconductor chip a (101) connected to a substrate (102); the connection is achieved by bonding wires (111) forming an arch with a top 111a. The chip, the wire arches, and the substrate are embedded in an encapsulation material (120), which borders on the attached top sheet so that the arch tops touch the border (131).

Abstract translation: 半导体器件（100）的符号化被结合在附接到器件的顶部的薄片（130）中，薄片（130）面向外并具有裸露的表面。 片材的材料（约1至10μm厚）包括第一光学反射率和第一颜色的区域，以及第二光学反射率和第二颜色的区域（133），其与第一光学反射率和第二颜色的区别 反射率和颜色。 片材的优选选择包括化合物邻甲酚酚醛清漆环氧树脂和化合物双酚A，更优选加入薄膜材料中的化学咪唑。 本发明的优选实施例是具有连接到衬底（102）的半导体芯片a（101）的封装器件; 通过将形成拱的线（111）与顶部111a接合来实现连接。 芯片，线拱和衬底嵌入在封装材料（120）中，封装材料（120）与附接的顶片接合，使得拱顶接触边界（131）。

公开(公告)号：WO2009051975A8

公开(公告)日：2009-10-29

申请号：PCT/US2008078778

申请日：2008-10-03

Applicant: ANALOG DEVICES INC ,  GOIDA THOMAS M

Inventor： GOIDA THOMAS M

IPC: H01L25/065

CPC classification number: H01L25/0657 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L2224/274 ,  H01L2224/2919 ,  H01L2224/32014 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2224/83192 ,  H01L2224/83194 ,  H01L2224/83855 ,  H01L2224/83856 ,  H01L2224/85 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06575 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/07802 ,  H01L2924/10253 ,  H01L2924/15311 ,  H01L2924/16235 ,  H01L2924/181 ,  H01L2924/07025 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00011 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: A method of manufacturing semiconductor devices by applying a pattern of adhesive pads on an active surface of a semiconductor wafer, the semiconductor wafer product so made and a stacked die package in which an adhesive wall leaves an air gap atop a bottom die. The wall may be in the form of a ring of adhesive about a central hollow area. The wafer carrying the pattern of adhesive pads on its active surface is singulated into individual dies, each die having an adhesive pad thereon. The bottom die is attached to a base with an adhesive which cures without curing the adhesive pad.

Abstract translation: 一种通过在半导体晶片的有源表面上施加粘合剂焊盘的图案，如此制造的半导体晶片产品和其中粘合剂壁离开底部顶部的气隙的堆叠管芯封装来制造半导体器件的方法。 该壁可以是围绕中心中空区域的粘合剂环的形式。 在其活性表面上承载粘合剂垫的图案的晶片被分割成单独的模具，每个模具在其上具有粘合垫。 底部模具用粘合剂附接到基部，固化剂不固化粘合剂垫。

公开(公告)号：WO2009051975A3

公开(公告)日：2009-09-24

申请号：PCT/US2008078778

申请日：2008-10-03

Applicant: ANALOG DEVICES INC ,  GOIDA THOMAS M

Inventor： GOIDA THOMAS M

IPC: H01L25/065

CPC classification number: H01L25/0657 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L2224/274 ,  H01L2224/2919 ,  H01L2224/32014 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2224/83192 ,  H01L2224/83194 ,  H01L2224/83855 ,  H01L2224/83856 ,  H01L2224/85 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06575 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/07802 ,  H01L2924/10253 ,  H01L2924/15311 ,  H01L2924/16235 ,  H01L2924/181 ,  H01L2924/07025 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00011 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: A method of manufacturing semiconductor devices by applying a pattern of adhesive pads on an active surface of a semiconductor wafer, the semiconductor wafer product so made and a stacked die package in which an adhesive wall leaves an air gap atop a bottom die. The wall may be in the form of a ring of adhesive about a central hollow area. The wafer carrying the pattern of adhesive pads on its active surface is singulated into individual dies, each die having an adhesive pad thereon. The bottom die is attached to a base with an adhesive which cures without curing the adhesive pad.

Abstract translation: 一种制造半导体器件的方法，该方法通过在半导体晶片的有源表面上施加粘合剂垫的图案，如此制造的半导体晶片产品以及其中粘合剂壁在底部管芯顶上留下气隙的堆叠管芯封装。 壁可以是围绕中央中空区域的粘合剂环的形式。 在其活性表面上承载粘合剂垫图案的晶片被分割成单独的管芯，每个管芯在其上具有粘合剂垫。 底部模具用粘合剂固定在基座上，粘合剂固化而不固化粘合垫。

公开(公告)号：WO2009081648A1

公开(公告)日：2009-07-02

申请号：PCT/JP2008/068986

申请日：2008-10-20

Applicant: 株式会社 村田製作所 ,  伊藤 優輝

Inventor： 伊藤 優輝

IPC: H05K3/34 ,  H01L21/60

CPC classification number: H05K3/305 ,  H01L24/31 ,  H01L24/83 ,  H01L2224/29007 ,  H01L2224/2919 ,  H01L2224/29191 ,  H01L2224/83136 ,  H01L2224/83138 ,  H01L2224/8314 ,  H01L2224/83191 ,  H01L2224/83855 ,  H01L2224/8388 ,  H01L2224/83907 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/14 ,  H01L2924/15787 ,  H05K2201/10984 ,  H05K2203/0776 ,  Y02P70/613 ,  H01L2924/0715 ,  H01L2924/07025 ,  H01L2924/0635 ,  H01L2924/069 ,  H01L2924/00

Abstract: 　簡単に効率よく素子を基板に固定することができる、素子搭載基板の製造方法を提供する。 　加熱されると粘着力を生じる接着層２４が形成された素子２０と、基板１０とを用意する第１の工程と、基板１０に素子２０を配置する第２の工程と、基板１０に素子２０が配置された状態で加熱した後に冷却して、接着層２４が基板１０に接着される第３の工程とを備える。第２の工程において、素子２０が配置されるべき基板１０の所定領域の一部分に流動性を有する仮止め材１６を配置した後、接着層２４が空間２６を設けて基板１０に対向し、かつ素子２０が仮止め材１６に接するように、基板１０に素子２０を配置する。第３の工程において、仮止め材１６が加熱されて消失又は変形して、接着層２４と基板１０との間の空間２６がなくなって接着層２４が基板１０に接し、接着層２４が基板１０に接着される。

Abstract translation: 提供了一种用于制造元件安装基板的方法，其中元件简单且有效地固定在基板上。 该方法具有第一步骤，其中制备在其上形成加热时产生粘合力的粘合剂层（24）和基底（10）的元件（20） 将所述元件（20）布置在所述基板（10）上的第二步骤; 以及在元件（20）布置在基板（10）上的状态下通过加热然后冷却粘合剂层将粘合剂层（24）接合在基板（10）上的第三步骤。 在第二工序中，在基板（10）的规定区域的一部分上设置具有流动性的暂时保持材料（16），然后配置元件（20），元件（20）配置在基板 （10），使得粘合剂层（24）通过布置空间（26）并使元件（20）与临时保持材料（16）接触而面向基板（10）。 在第三步骤中，暂时保持材料（16）通过加热而消失或变形，消除粘合剂层（24）与基材（10）之间的空间（26），使粘合剂层（24）为 与基板（10）接触，并且粘合剂层（24）结合到基板（10）。

公开(公告)号：WO2007048090A3

公开(公告)日：2008-11-20

申请号：PCT/US2006060036

申请日：2006-10-17

Applicant: TEXAS INSTRUMENTS INC ,  VILUAN RAMIL A ,  ANCHETA PATRICIO V ,  BAELLO JAMES R M ,  REYES ELAINE B

Inventor： VILUAN RAMIL A ,  ANCHETA PATRICIO V ,  BAELLO JAMES R M ,  REYES ELAINE B

IPC: H01L23/10

CPC classification number: H01L24/83 ,  H01L24/75 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/75743 ,  H01L2224/83192 ,  H01L2224/83194 ,  H01L2224/8385 ,  H01L2924/01005 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/07025 ,  H01L2924/00

Abstract: A semiconductor device with a chip (505), its position defining a plane, and an insulating substrate (503) with first and second surfaces, the substrate is substantially coplanar with the chip, without warpage. One of the chip sides is attached to the first substrate surface using adhesive matepal (504), which has a thickness. The thickness of the adhesive matepal is distnbuted so that the thickness (504b) under the central chip area is equal to or smaller than the matenal thickness (504a) under the peripheral chip areas. Encapsulation compound (701 ) is embedding all remaining chip sides and the portions of the first substrate surface, which are not involved in the chip attachment. When reflow elements (720) are attached to the substrate contact pads, they are substantially coplanar with the chip.

Abstract translation: 具有芯片（505），其位置限定平面的半导体器件和具有第一和第二表面的绝缘衬底（503），所述衬底与芯片基本上共面，而没有翘曲。 使用具有厚度的粘合剂（504）将其中一个芯片侧附接到第一基板表面。 粘合剂材料的厚度被分散，使得中心芯片区域下方的厚度（504b）等于或小于外围芯片区域下面的厚度（504a）。 封装化合物（701）嵌入所有剩余的芯片侧面和第一基板表面的不参与芯片附件的部分。 当回流元件（720）附接到衬底接触焊盘时，它们与芯片基本上共面。