公开(公告)号：CN105374874A

公开(公告)日：2016-03-02

申请号：CN201410796618.3

申请日：2014-12-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宜静 ,  吴政宪 ,  柯志欣 ,  蔡邦彦 ,  李资良

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

CPC classification number: H01L29/785 ,  H01L29/1054 ,  H01L29/66795 ,  H01L29/66818

Abstract: 本发明提供了鳍式场效应晶体管(FinFET)器件的实施例，该器件包括位于衬底上方的应变松弛缓冲(SRB)堆叠件、设置在SRB堆叠件上方的第一鳍结构以及沿着第二SRB层的部分和第一鳍结构的第一半导体材料层延伸的衬垫层。本发明涉及用于FinFET器件的结构和方法。

公开(公告)号：CN104835742A

公开(公告)日：2015-08-12

申请号：CN201410169123.8

申请日：2014-04-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅劲逢 ,  严佑展 ,  柯志欣 ,  李俊鸿 ,  林焕哲 ,  张惠政

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/66545 ,  H01L21/31144 ,  H01L23/564 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种形成MOSFET结构的方法。在该方法中，形成外延层。在外延层之上形成覆盖层。在外延层之上形成第一沟槽。在第一沟槽内沉积保护层。保护层的材料选自由锗和硅锗组成的组。

公开(公告)号：CN104659046A

公开(公告)日：2015-05-27

申请号：CN201410683088.1

申请日：2014-11-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宜静 ,  吴政宪 ,  柯志欣 ,  万幸仁

IPC: H01L27/146

CPC classification number: H01L21/823878 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3085 ,  H01L21/31 ,  H01L21/32 ,  H01L21/76224 ,  H01L21/823807 ,  H01L27/0922 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66575

Abstract: 一种器件包括第一半导体层，和位于第一半导体层上方的第二半导体层。第一半导体层和第二半导体层包括不同的材料。半导体区位于第二半导体层上面并且与第二半导体层接触，其中，半导体区的底面与第二半导体层的第一顶面接触。半导体区和第二半导体层包括不同的材料。半导体区的底面具有与第二半导体层的(551)表面平面接触的倾斜部分。本发明涉及具有减小的泄漏的CMOS器件及其形成方法。

公开(公告)号：CN104637916A

公开(公告)日：2015-05-20

申请号：CN201410345120.5

申请日：2014-07-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林以唐 ,  万幸仁 ,  柯志欣

IPC: H01L23/522 ,  H01L23/528

CPC classification number: H01L27/0623 ,  H01L21/8258 ,  H01L27/0605 ,  H01L27/0629 ,  H01L27/0688 ,  H01L27/0886 ,  H01L29/2003

Abstract: 本发明提供了用于制造半导体器件结构的系统和方法。一个示例性半导体器件结构包括第一器件层和形成在第一器件层上的第二器件层。第一器件层形成在衬底上，且包括配置为传导第一电流的第一沟道结构，第一沟道结构包括能够承受第一加工温度的第一材料。第二器件层包括配置为传导第二电流的第二沟道结构，第二沟道结构包括能够承受第二加工温度的第二材料，第二加工温度等于或低于第一加工温度。本发明还涉及具有不同沟道材料的多层半导体器件结构。

公开(公告)号：CN104009080A

公开(公告)日：2014-08-27

申请号：CN201310206536.4

申请日：2013-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宜静 ,  吴政宪 ,  柯志欣 ,  万幸仁

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7842 ,  H01L21/02532 ,  H01L21/31051 ,  H01L21/31053 ,  H01L21/3212 ,  H01L21/823412 ,  H01L21/823431 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0847 ,  H01L29/1054 ,  H01L29/157 ,  H01L29/161 ,  H01L29/165 ,  H01L29/41791 ,  H01L29/432 ,  H01L29/66431 ,  H01L29/66787 ,  H01L29/66795 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/7789 ,  H01L29/7848 ,  H01L29/7849 ,  H01L29/785

Abstract: 本发明公开了一种器件，包括衬底和位于衬底的一部分上方的隔离区。第一半导体区位于隔离区之间并且具有第一传导带。第二半导体区位于所述第一半导体区上方并与所述第一半导体区邻接，其中第二半导体区包括高于隔离区的顶面的上部以形成半导体鳍。半导体鳍具有拉伸应变并且具有低于第一传导带的第二传导带。第三半导体区位于所述半导体鳍的顶面和侧壁上并与之邻接，其中所述第三半导体区具有比第二传导带高的第三传导带。本发明还公开了一种具有应变阱区的FinFET。

公开(公告)号：CN101304043B

公开(公告)日：2014-04-09

申请号：CN200810080434.1

申请日：2008-02-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯志欣 ,  陈宏玮 ,  葛崇祜 ,  官大明 ,  李文钦

IPC: H01L29/78 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423 ,  H01L29/08 ,  H01L27/092

CPC classification number: H01L21/823814 ,  H01L21/823807 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7848

Abstract: 本发明涉及一种半导体结构，包括：半导体基底；栅介电层，位于半导体基底上；栅极，位于栅介电层上；深源极/漏极区，邻近栅极；硅化物区，位于深源极/漏极区上；以及，增高式金属化源极/漏极区，介于硅化物区与栅极之间。其中，增高式金属化源极/漏极区邻接硅化物区。本发明可增加MOS元件的驱动电流与降低漏电流。

公开(公告)号：CN103311297A

公开(公告)日：2013-09-18

申请号：CN201210593522.8

申请日：2012-12-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宜静 ,  林佑儒 ,  万政典 ,  吴政宪 ,  柯志欣

IPC: H01L29/78 ,  H01L29/15 ,  H01L21/336

CPC classification number: H01L29/7851 ,  H01L21/02532 ,  H01L21/02538 ,  H01L29/045 ,  H01L29/1054 ,  H01L29/155 ,  H01L29/161 ,  H01L29/165 ,  H01L29/205 ,  H01L29/267 ,  H01L29/517 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/785

Abstract: 提供了一种鳍式场效应晶体管(FinFET)器件。该FinFET器件包括超晶格层和应变层。该超晶格层由衬底支撑。该应变层设置在超晶格层上，并且提供了栅极沟道。栅极沟道由超晶格层产生应力。在实施例中，通过堆叠不同的硅锗合金或者堆叠其他的III-V半导体材料形成该超晶格层。本发明还提供了一种具有超晶格应激源的FinFET。

公开(公告)号：CN103117243A

公开(公告)日：2013-05-22

申请号：CN201210074766.5

申请日：2012-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张开泰 ,  陈颐珊 ,  陈欣志 ,  柯志欣 ,  万幸仁

IPC: H01L21/762

CPC classification number: H01L21/02653 ,  H01L21/02639 ,  H01L21/0337 ,  H01L21/76224 ,  H01L21/76229

Abstract: 一种方法，包括：在衬底上方形成硬掩模，图案化硬掩模以形成第一多个沟槽，以及在第一多个沟槽内填充有介电材料以形成多个介电区域。从多个介电区域之间去除硬掩模，其中，通过去除硬掩模留下第二多个沟槽。实施外延步骤以在第二多个沟槽内生长半导体材料。本发明还提供了反调STI形成。

公开(公告)号：CN103107197A

公开(公告)日：2013-05-15

申请号：CN201210102388.7

申请日：2012-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政宪 ,  柯志欣 ,  万幸仁

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0847 ,  H01L21/76224 ,  H01L29/66575 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明提供一种半导体器件。该半导体器件包括半导体衬底。半导体器件包括设置在衬底上方的栅极。衬底具有凹槽。半导体器件包括沿着凹槽涂覆的沟槽衬垫。沟槽衬垫包括半导体晶体材料。沟槽衬垫直接邻接源极/漏极应力源器件。半导体器件还包括设置在沟槽衬垫上并填充凹槽的介电沟槽元件。半导体器件包括设置在衬底中的源极/漏极应力源器件。该源极/漏极应力源器件被设置在栅极和沟槽衬垫之间。本发明提供了应力增强的半导体器件。

公开(公告)号：CN101814457B

公开(公告)日：2013-04-24

申请号：CN201010119567.2

申请日：2010-02-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯志欣

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/06

Abstract: 一种形成集成电路结构的方法，其包括：在半导体衬底中形成第一凹槽；以及在第一凹槽中形成位错阻挡层。位错阻挡层包含半导体材料。形成浅沟槽隔离(STI)区域，其中，STI区域的内部直接在位错阻挡层的多部分上方，并且STI区域的内壁接触位错阻挡层。通过去除在STI区域的两个内壁之间的位错阻挡层部分来形成第二凹槽，其中，两个内壁彼此面对。在第二凹槽中外延生长半导体区域。还公开了一种在位错阻挡层上的高迁移率沟道器件。