公开(公告)号：CN111128858A

公开(公告)日：2020-05-08

申请号：CN201911044092.2

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李佳恩 ,  黄柏瑜 ,  林诗哲 ,  王朝勋 ,  赵高毅 ,  王美匀 ,  张峰瑜

IPC: H01L21/768 ,  H01L21/8234

Abstract: 提供利用双电阻率导电材料形成垂直传导和横向传导的低成本电阻器结构的方法。使用单个沉积工艺步骤将双电阻率导电材料沉积于介电层的开口中。通过以杂质预处理介电材料的一部分来稳定钨的高电阻率β相。介电材料中含有杂质的部分包含横向邻近需要高电阻率β-W的区域。在后续的钨沉积步骤期间，杂质可能会扩散出来并掺入钨中，借此使金属稳定在高电阻率β-W相中。在未经杂质预处理的区域中，β-W转变为钨的低电阻率α相。

公开(公告)号：CN107230702B

公开(公告)日：2020-03-31

申请号：CN201710183215.5

申请日：2017-03-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王朝勋 ,  王宪程 ,  王美匀

IPC: H01L29/06 ,  H01L29/66 ,  H01L29/772

Abstract: 本发明的实施例提供了一种制造半导体器件的方法，包括：在包括栅极结构的衬底上方形成第一介电层；在第一介电层中形成第一沟槽；沿着第一沟槽的侧壁形成介电间隔件；去除介电间隔件的一部分以暴露侧壁的一部分；在介电间隔件的另一部分上方并沿着第一沟槽的侧壁的暴露部分于第一沟槽中形成第一金属部件；在第一金属部件和栅极结构上方形成第二介电层；以及在同一蚀刻工艺中，形成穿过第二介电层以暴露第一金属部件的一部分的第二沟槽和穿过第二介电层和第一介电层以暴露栅极结构的一部分的第三沟槽。本发明的实施例还提供了一种半导体器件。

公开(公告)号：CN110875380A

公开(公告)日：2020-03-10

申请号：CN201910784536.X

申请日：2019-08-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王嘉亨 ,  吴以雯 ,  李振铭 ,  杨复凯 ,  王美匀

IPC: H01L29/417 ,  H01L29/161 ,  H01L21/324 ,  H01L29/78

Abstract: 本公开涉及半导体结构及其制造方法。半导体结构的制造方法包含在半导体层上方形成外延源极/漏极部件，其中外延源极/漏极部件包含硅和锗，形成沟槽以暴露出外延源极/漏极部件的一部分，对外延源极/漏极部件暴露的部分进行退火，其中退火在外延源极/漏极部件的顶表面上方形成具有第一锗浓度的第一区以及设置于第一区下方的具有小于第一锗浓度的第二锗浓度的第二区，将第一区氧化，移除氧化的第一区，以及在第二区上方的沟槽中形成源极/漏极接点。

公开(公告)号：CN109801969A

公开(公告)日：2019-05-24

申请号：CN201811290156.2

申请日：2018-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张中怀 ,  王朝勋 ,  赵高毅 ,  王美匀

IPC: H01L29/78 ,  H01L23/528 ,  H01L21/768 ,  H01L21/336

Abstract: 本公开提供一种鳍式场效晶体管装置结构。鳍式场效晶体管装置结构包括在鳍结构上形成栅极结构和在鳍结构上形成源极/漏极接触结构。鳍式场效晶体管装置结构也包括在源极/漏极接触结构上形成源极/漏极导电插塞，且源极/漏极导电插塞包括第一阻障层和第一导电层。鳍式场效晶体管装置结构包括在栅极结构上形成栅极接触结构，且栅极接触结构包括第二阻障层和第二导电层。鳍式场效晶体管装置结构包括第一隔离层围绕源极/漏极导电插塞，且第一阻障层在第一隔离层和第一导电层之间。第二隔离层围绕栅极接触结构，且第二阻障层在第二隔离层和第二导电层之间。

公开(公告)号：CN104867862B

公开(公告)日：2019-05-24

申请号：CN201410193203.7

申请日：2014-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 聂君文 ,  许宏彰 ,  林威戎 ,  蔡彦明 ,  李振铭 ,  王美匀

IPC: H01L21/768 ,  H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823871 ,  H01L21/283 ,  H01L21/28518 ,  H01L21/76843 ,  H01L21/76855 ,  H01L27/092 ,  H01L29/41725 ,  H01L29/45 ,  H01L29/456 ,  H01L29/665

Abstract: 本发明提供了用于形成电接触件的方法。在半导体衬底上方形成第一FET和第二FET。在介电层中蚀刻开口，其中，介电层形成在衬底上方，并且该开口延伸至FET的源极和漏极区。在FET的源极和漏极区上方形成硬掩模。去除硬掩模的第一部分，其中，第一部分形成在第一FET的源极和漏极区上方。在第一FET的源极和漏极区上方形成第一硅化物层。去除硬掩模的第二部分，其中，第二部分形成在第二FET的源极和漏极区上方。在第二FET的源极和漏极区上方形成第二硅化物层。在开口内沉积金属层以填充开口。

公开(公告)号：CN106206435B

公开(公告)日：2019-05-07

申请号：CN201510262502.6

申请日：2015-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李振铭 ,  杨复凯 ,  王宪程 ,  王美匀

IPC: H01L21/8238

Abstract: 本发明实施例提供了一种形成半导体器件的方法。方法包括在第一器件区中的第一源极/漏极区上方形成诸如氧化层的掩模层。形成诸如层间介电层的介电层并且图案化该介电层以暴露第一源极/漏极区和第二器件区中的第二源极/漏极区。对第二源极/漏极区实施硅化处理，同时掩模层保护第一源极/漏极区。然后去除掩模层并且在第一源极/漏极区上实施硅化处理。本发明实施例涉及无掩模双硅化工艺。

公开(公告)号：CN106653847A

公开(公告)日：2017-05-10

申请号：CN201610719401.1

申请日：2016-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李振铭 ,  杨复凯 ,  王美匀 ,  赵高毅

IPC: H01L29/78 ,  H01L21/768 ,  H01L21/336

Abstract: 本发明的实施例提供了一种半导体器件，包括：设置在衬底上方的栅极结构和设置在栅极结构的两侧壁上的侧壁间隔件。侧壁间隔件包括至少四个间隔件层，包括从栅极结构顺序堆叠的第一至第四间隔件层。本发明的实施例还提供了在半导体器件中制造自对准接触件的方法。

公开(公告)号：CN105304608A

公开(公告)日：2016-02-03

申请号：CN201510204942.6

申请日：2015-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王朝勋 ,  刘仕文 ,  杨复凯 ,  王宪程 ,  王美匀

IPC: H01L23/522 ,  H01L21/60 ,  H01L21/311

CPC classification number: H01L21/76895 ,  H01L21/28518 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76883 ,  H01L21/76897 ,  H01L21/823425 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种自对准接触件。在实施例中，通过从邻接于栅电极处部分地去除第一介电材料和从邻接于栅电极处完全去除第二介电材料来形成自对准接触件。导电材料被沉积到去除第一介电材料和第二介电材料之后的区域中，并且导电材料和金属栅极凹至隔离件下方。介电层被沉积在凹进的导电材料和凹进的金属栅极的上方，并且自对准接触件穿过介电层而形成。本发明还提供了一种制造自对准接触件的方法。

公开(公告)号：CN102969233A

公开(公告)日：2013-03-13

申请号：CN201210048831.7

申请日：2012-02-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡雯琪 ,  赖加瀚 ,  陈永君 ,  王美匀 ,  吴启明 ,  陈方正 ,  陈煌明 ,  雷明达

IPC: H01L21/28 ,  H01L21/335

CPC classification number: H01L29/78 ,  H01L21/02063 ,  H01L21/28512 ,  H01L21/28518 ,  H01L21/76802 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76825 ,  H01L21/76831 ,  H01L21/76844 ,  H01L21/76855 ,  H01L23/485 ,  H01L23/535 ,  H01L29/41775 ,  H01L29/45 ,  H01L29/6659 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供了半导体器件及其形成方法，具体公开了用于形成和使用衬垫的系统和方法。一个实施例包括：在衬底之上的层间电介质中形成开口；以及沿着开口的侧壁形成衬垫。从开口的底部去除衬垫的一部分，并且可以穿过衬垫执行清洁工艺。通过使用衬垫，可以减小或消除由清洁工艺引起的对开口侧壁的损伤。此外，衬垫可用于帮助将离子注入衬底。

公开(公告)号：CN101217145A

公开(公告)日：2008-07-09

申请号：CN200710185177.3

申请日：2007-11-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王美匀 ,  薛正诚 ,  翁武安

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L21/823412 ,  H01L21/823468 ,  H01L21/823864 ,  H01L27/105 ,  H01L27/1052 ,  H01L29/7843

Abstract: 本发明提供一种选择性应力记忆作用的半导体元件及其制造方法，该半导体元件包括半导体衬底，具有第一区域与第二区域，各个该第一与第二区域具有第一掺杂区域与第二掺杂区域并被相隔以绝缘区。PMOS晶体管设置于该第一掺杂区域上，且NMOS晶体管设置于该第二掺杂区域上。第一顶盖层覆盖该NMOS晶体管于该第一区域上，以及第二顶盖层覆盖该PMOS晶体管于该第一区域上。该第一顶盖层的厚度与该第二顶盖层的厚度不同，由此分别作用不同的应力于该PMOS晶体管与该NMOS晶体管。位于该第二区域上的该PMOS晶体管与该NMOS晶体管被硅化。本发明的优点在于省略传统SMT或SSMT方法所需使用的保护抗氧化层，降低工艺步骤所需的制造成本，且元件电性能及工艺窗口或裕度皆得以提升。