公开(公告)号：CN103579343A

公开(公告)日：2014-02-12

申请号：CN201310255902.5

申请日：2013-06-25

申请人： 力士科技股份有限公司

发明人： 谢福渊

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L21/26586 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： 本发明公开一种高压的超结沟槽金属氧化物半导体场效应管的结构及其制造方法，根据本发明的结构，在每个单元内都包括一个第一导电类型的第一柱状掺杂区和一对第二导电类型的第二柱状掺杂区，还包括至少一个栅沟槽和多个沟槽式源体接触区。本发明采用了RSO结构以减小电荷分布不平衡，陷阱电荷等问题对器件性能的影响，使器件拥有更好的工作特性。并且，P型和N型柱状掺杂区采用了掺杂的形成方式，并且只用到一次沟槽刻蚀，简化了制造流程并有效地节约了器件的制作成本。

公开(公告)号：CN103441148A

公开(公告)日：2013-12-11

申请号：CN201310350487.1

申请日：2013-08-13

申请人： 电子科技大学

发明人： 任敏 ,  宋洵奕 ,  吴明进 ,  杨文韬 ,  单亚东 ,  顾鸿鸣 ,  宋文龙 ,  李泽宏 ,  张金平 ,  张波

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/872 ,  H01L29/40

CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/7806

摘要： 一种集成肖特基二极管的槽栅VDMOS器件，属于半导体器件技术领域。本发明在常规槽栅VDMOS器件槽栅结构两侧的漂移区中分别增加一个有肖特基结金属和体电极导电材料构成的附加结构；其中肖特基结金属上与源极金属接触，下与体电极导电材料接触，其余下表面和侧面部分与漂移区相接触形成肖特基结；体电极导电材料的侧面和底面与漂移区之间隔着一层介质层。本发明与具有相同尺寸的传统槽栅VDMOS器件相比可以在相同的击穿电压下，采用更高的漂移区掺杂浓度，因而导通电阻有明显的降低，同时二极管反向恢复特性有明显的改善。

公开(公告)号：CN103426916A

公开(公告)日：2013-12-04

申请号：CN201210236232.8

申请日：2012-05-14

申请人： 飞思卡尔半导体公司

发明人： 王培林 ,  E·D·德弗莱萨特 ,  李文漪

IPC分类号： H01L29/423 ,  H01L29/06 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC分类号： H01L29/66734 ,  H01L21/28114 ,  H01L21/28238 ,  H01L29/086 ,  H01L29/0865 ,  H01L29/0869 ,  H01L29/41775 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/7813

摘要： 功率MOSFET包含具有上表面的半导体衬底，在衬底中具有第一深度的空腔，其侧壁延伸至上表面，在空腔中的介电衬里，在介电衬里内并延伸至上表面或在上表面上延伸的栅导体，在衬底内且具有第二深度的体区(多个)，其通过第一厚度的介电衬里的第一部分(多个)与下部空腔区域的栅导体分离，以及在体区(多个)内并延伸至小于第二深度的第三深度的源区(多个)。源区(多个)通过至少部分地大于第一厚度的第二厚度的介电衬里的第二部分与栅导体分离。介电衬里在第三深度处或小于第三深度处具有横向延伸进入栅导体并远离体区(多个)的突起。

公开(公告)号：CN103413765A

公开(公告)日：2013-11-27

申请号：CN201310378544.7

申请日：2013-08-27

申请人： 矽力杰半导体技术(杭州)有限公司

发明人： 童亮

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L29/42364 ,  H01L29/0615 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/458 ,  H01L29/4916 ,  H01L29/66484 ,  H01L29/66515 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7831

摘要： 本发明提供了一种沟槽MOSFET器件及其制作方法，制作方法包括：提供包含有外延层的基底；在所述外延层中形成沟槽；通过沉积与刻蚀在所述沟槽中依次形成第一绝缘层、第一栅极、第二绝缘层、第二栅极；通过离子注入在沟槽两侧形成阱区与源极区；形成接触区沟槽式接触区以及金属插塞。通过制作分离的第一栅极与第二栅极，使第一栅极下部与外延层之间的第一绝缘层具有较大的厚度，第二栅极与阱区及源极区之间的第二绝缘层具有较小的厚度,并将这两个分离的栅极通过金属插塞相连接，可以使器件在获得较低阈值电压的同时，还具有非常好的耐高压性能；而且器件的性能稳定,制备工艺较简单，具有较低的制备成本。

公开(公告)号：CN102074578B

公开(公告)日：2013-08-21

申请号：CN201010537539.2

申请日：2010-11-05

申请人： 夏普株式会社

发明人： 一条尚生 ,  A·阿丹

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7835 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7816

摘要： 本发明涉及一种能在不使导通电阻增大的情况下使高耐压化实现的半导体装置。在P型半导体衬底(1)内具备：P型体区(3)、相对于P型体区(3)在与衬底面平行的方向上离开形成的N型漂移区(5)、形成于N型漂移区内的由场氧化膜(11)分离的区域的比N型漂移区(5)浓度高的N型漏极区(8)、以及形成于P型体区(3)内的比N型漂移区(5)浓度高的N型源极区(6)。而且，以与P型体区(3)的一部分底面离散地连结并且分别在与衬底面平行的方向延伸、各前端达到漂移区(5)内的方式，形成有比N型漂移区(5)浓度高的P型埋入扩散区(4)。

公开(公告)号：CN103229300A

公开(公告)日：2013-07-31

申请号：CN201180056470.4

申请日：2011-11-21

申请人： 密克罗奇普技术公司

发明人： 罗恩·S·布雷思韦特 ,  兰迪·L·亚克

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L29/10 ,  H01L29/08 ,  H01L29/04

CPC分类号： H01L29/7802 ,  H01L29/04 ,  H01L29/0878 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66712

摘要： 一种垂直扩散金属氧化物半导体DMOS场效晶体管FET包括：具有第一传导类型的衬底(115)，其形成漏极区；在所述衬底上的具有所述第一传导类型的外延层(110)；在所述外延层内的具有所述第二传导类型的第一基极区(120)及第二基极区(125)，所述基极区间隔开预定义距离；具有第一传导类型的第一源极区及第二源极区(130)，其分别布置于所述第一基极区及所述第二基极区中，其中所述第一基极区及所述第二基极区可操作以在所述源极区与所述外延层之间形成第一横向通道及第二横向通道；栅极结构(150)，其通过绝缘结构(140)而与所述外延层绝缘且布置于所述第一基极区与所述第二基极区之间的区上方，且其中所述栅极结构包括第一栅极区(152)及第二栅极区(154)，每一栅极区仅覆盖分别在所述第一基极区及所述第二基极区内的所述第一通道及所述第二通道。所述栅极结构可包括安置于所述绝缘结构的厚层(145)上且将所述第一栅极区域与所述第二栅极区互连的桥接区(156)。

公开(公告)号：CN103199017A

公开(公告)日：2013-07-10

申请号：CN201310060514.1

申请日：2004-12-28

申请人： 飞兆半导体公司

发明人： 阿肖克·沙拉 ,  艾伦·埃尔班霍威 ,  克里斯托弗·B·科康 ,  史蒂文·P·萨普 ,  彼得·H·威尔逊 ,  巴巴克·S·萨尼

IPC分类号： H01L21/3205 ,  H01L21/336

CPC分类号： H01L29/7802 ,  H01L21/26506 ,  H01L21/26586 ,  H01L29/0623 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/165 ,  H01L29/267 ,  H01L29/402 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/4933 ,  H01L29/495 ,  H01L29/66734 ,  H01L29/7804 ,  H01L29/7806 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7815 ,  H01L29/7828 ,  H01L29/7831 ,  H01L2224/16245 ,  H01L2924/10253 ,  H01L2924/12032 ,  H01L2924/1301 ,  H01L2924/13034 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2924/00014

摘要： 本发明提供用于在形成在半导体基板上的沟槽内形成掩埋导电层的方法、用于控制外延生长的半导体材料的厚度的方法、用于控制外延生长的半导体材料的厚度的方法、用于形成沟槽栅型晶体管的方法。方法包括：在半导体基板和所述沟槽的上表面上形成第一介电材料层；在第一介电材料层上形成第一导电材料层；图样化第一介电材料层和所述第一导电材料层以形成第一导电电极，所述第一导电电极包括在所述沟槽内沿着所述沟槽的纵轴延伸的第一部分以及在所述沟槽的第一末端处的所述基板的顶部上延伸的第二部分；在所述第一导电材料层上形成第二介电材料层；在所述第二导电材料层上形成第二介电材料层；以及图样化所述第二介电材料层和所述第二导电材料层。

公开(公告)号：CN103137699A

公开(公告)日：2013-06-05

申请号：CN201210316489.4

申请日：2012-08-30

申请人： 株式会社东芝

发明人： 小林仁

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

CPC分类号： H01L29/7397 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7813

摘要： 一种功率用半导体装置，具备具有场板电极的沟槽栅构造，能够降低栅极-源极间电容。功率用半导体装置具备：第一导电型的第一半导体层（2）、场绝缘膜（6）、场板电极（7）、第一绝缘膜（8）、导电体（9）、第二绝缘膜（11）、栅极绝缘膜（10）以及栅电极（12）。场板电极（7）隔着场绝缘膜（6）设置在第一半导体层（2）的沟槽（5）内。第一绝缘膜（8）设置在场板电极（7）上，与场绝缘膜（6）一起包围场板电极（7）。导电体（9）设置在第一绝缘膜（8）上，与场板电极（7）绝缘。栅电极（12）设置在场绝缘膜（6）的上端上，隔着第二绝缘膜（11）与导电体邻接，并隔着栅极绝缘膜（10）设置在沟槽（5）内。

公开(公告)号：CN103137692A

公开(公告)日：2013-06-05

申请号：CN201110394437.4

申请日：2011-12-02

申请人： 上海华虹NEC电子有限公司

发明人： 李亮 ,  吴苑

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7816 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823462 ,  H01L27/088 ,  H01L29/0653 ,  H01L29/42368 ,  H01L29/7835

摘要： 本发明公开了一种高压LDMOS器件，在不影响原先整体布局且不增加任何成本的前提下，利用多晶硅栅极对轻掺杂漏区的电场调节作用，通过调整漂移区中的二氧化硅的形貌为m形，栅极为n形，减薄了多晶硅栅极一端下方的绝缘层厚度，从而增强了多晶硅栅极对轻掺杂漏区的电荷感应，使得表面耗尽区展宽，电场分布减弱，最终实现高压LDMOS器件源漏间耐压能力的提高。本发明还公开了所述高压LDMOS器件的制造方法，其可以与低压LDMOS器件一起制造，这种情况下完全兼容于现有工艺步骤，几乎不增加任何成本。

公开(公告)号：CN103035721A

公开(公告)日：2013-04-10

申请号：CN201210326114.6

申请日：2012-09-05

申请人： 上海华虹NEC电子有限公司

发明人： 肖胜安

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7811 ,  H01L21/2256 ,  H01L21/2257 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/861

摘要： 本发明公开了一种超级结器件，单元区域中包括由氧化膜薄层、第一导电类型薄层、第二导电类型薄层和第一导电类型薄层组成的薄层单元重复排列而成的结构，终端结构中至少包括一个薄层单元。第一导电类型薄层的第一导电类型杂质由填充于氧化膜薄层所在位置处的沟槽中的多晶硅或非晶硅的杂质穿过一氧化层扩散到第二导电类型外延层中得到的。在氧化膜薄层的顶部形成有沟槽式栅极结构。本发明还公开了一种超级结器件的制造方法。本发明能降低形成P型薄层和N型薄层的工艺复杂性并降低工艺成本，能减少器件的栅极和漏极之间的寄生电容、提高器件的性能，能减少器件的终端结构的尺寸。