半导体器件
    14.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN119697988A

    公开(公告)日:2025-03-25

    申请号:CN202411141690.2

    申请日:2024-08-20

    Abstract: 一种半导体器件可以包括:衬底,包括由第一器件隔离层限定的第一有源区;位线接触,布置在衬底的第一有源区上;以及位线,在衬底上沿第一方向延伸。位线包括:下导电层,布置在衬底上以及在位线接触的侧壁上;以及金属线堆叠,布置在下导电层上。金属线堆叠包括:第一导电层,布置在下导电层和位线接触上并且包括第一金属材料;第一中间层,布置在第一导电层上并且包括石墨烯;以及第二导电层,布置在第一中间层上并且包括第一金属材料。

    包括磁隧道结的磁存储器件

    公开(公告)号:CN112599661B

    公开(公告)日:2025-02-11

    申请号:CN202011058111.X

    申请日:2020-09-30

    Abstract: 一种磁存储器件可以包括垂直磁性结构、面内磁性结构、在垂直磁性结构与面内磁性结构之间的自由磁性图案以及在垂直磁性结构与自由磁性图案之间的隧道势垒图案。垂直磁性结构可以包括具有被钉扎到特定方向的垂直磁化方向的至少一个被钉扎图案,并且自由磁性图案可以具有可切换的垂直磁化方向。面内磁性结构可以包括第一磁性图案和第二磁性图案,并且第一磁性图案和第二磁性图案中的每个可以具有不同的各自的面内磁化方向。

    集成电路器件
    16.
    发明公开
    集成电路器件 审中-实审

    公开(公告)号:CN116113235A

    公开(公告)日:2023-05-12

    申请号:CN202211400479.9

    申请日:2022-11-09

    Abstract: 根据本发明构思的集成电路器件可以包括嵌入在基板中的多个栅极结构、在所述多个栅极结构之间在基板上的直接接触、以及在直接接触上的位线电极层。位线电极层具有约10nm至30nm的厚度。位线电极层可以包括钼钨(MoW)合金,该MoW合金包括约25at%到约75at%的范围内的钼(Mo)。

Patent Agency Ranking