-
公开(公告)号：CN106169304B
公开(公告)日：2019-11-05
申请号：CN201610603127.1
申请日：2011-02-17
Applicant: 三星电子株式会社
Abstract: 提供一种擦除非易失性存储器件的至少一个被选子块的方法，该方法包括：允许至少一个串选择线中的每一个浮置，所述非易失性存储器件包括所述至少一个串选择线，所述非易失性存储器件包括存储单元阵列，该存储单元阵列包括衬底和多个存储块，所述多个存储块中的每一个包括沿着与所述衬底垂直的方向堆叠的多个存储单元，所述多个存储单元中的每一个连接至至少一个字线，所述多个存储块中的每一个还包括连接至所述至少一个串选择线的至少一个串选择晶体管、连接至至少一个地选择线的至少一个地选择晶体管、以及连接至至少一个伪字线并将所述存储单元分隔成多个子块的至少一个分隔物；将第一电压施加到所述至少一个被选子块的至少一个字线。
-
公开(公告)号：CN102468282B
公开(公告)日：2016-08-24
申请号：CN201110365334.5
申请日：2011-11-17
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L27/115 , H01L23/528 , H01L21/8247
CPC classification number: H01L21/823475 , H01L27/11519 , H01L27/11548 , H01L27/11556 , H01L27/11565 , H01L27/11575 , H01L27/11582 , H01L29/7926
Abstract: 本发明提供了三维半导体器件及其制造方法。该三维(3D)半导体器件包括：垂直沟道，从衬底附近的下端延伸到上端且连接多个存储单元；以及单元阵列，包括多个单元，其中所述单元阵列布置在设置于衬底上的具有阶梯台阶结构的层的栅堆叠中。栅堆叠包括：下层，包括下选择线，该下选择线耦接到下端附近的下非存储晶体管；上层，包括导电线，该导电线分别耦接到上端附近的上非存储晶体管且连接为单个导电件以形成上选择线；以及中间层，分别包括字线且耦接到单元晶体管，其中中间层设置在下选择线和上选择线之间。
-
公开(公告)号：CN102163456B
公开(公告)日：2016-08-24
申请号：CN201110039569.5
申请日：2011-02-17
Applicant: 三星电子株式会社
CPC classification number: G11C16/04 , G11C16/10 , G11C16/16 , G11C16/3418 , H01L27/11578 , H01L27/11582 , H01L29/7926
Abstract: 本发明是一种非易失性存储器件、其操作方法以及包括其的存储系统。提供一种操作非易失性存储器件的方法，该非易失性存储器件包括衬底和存储块，所述存储块具有沿着与衬底相交的方向堆叠的多个存储单元。所述方法包括：从被选存储块的子块当中的被选子块读取数据；以及响应于对被选子块的读取，选择性地刷新被选存储块的每个子块，其中，所述被选存储块的每个子块被单独擦除。
-
公开(公告)号：CN101859778B
公开(公告)日：2015-04-08
申请号：CN201010163558.3
申请日：2010-04-12
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/522
CPC classification number: H01L27/11578 , H01L27/115 , H01L27/11517 , H01L27/11565 , H01L27/11582
Abstract: 本发明提供一种具有三维结构的非易失性存储器件。该非易失性存储器件可以包括：单元阵列，具有三维地布置在半导体基板上的线状的多个导电图案，单元阵列彼此分离；半导体图案，从半导体基板延伸以与导电图案的侧壁交叉；公共源极区，沿导电图案延伸的方向设置在半导体图案下部分之下的半导体基板中；第一杂质区，设置在半导体基板中，使得第一杂质区沿与导电图案交叉的方向延伸以电连接公共源极区；以及第一接触孔，暴露第一杂质区的在分离的单元阵列之间的部分。
-
公开(公告)号：CN102163456A
公开(公告)日：2011-08-24
申请号：CN201110039569.5
申请日：2011-02-17
Applicant: 三星电子株式会社
CPC classification number: G11C16/04 , G11C16/10 , G11C16/16 , G11C16/3418 , H01L27/11578 , H01L27/11582 , H01L29/7926
Abstract: 本发明是一种非易失性存储器件、其操作方法以及包括其的存储系统。提供一种操作非易失性存储器件的方法，该非易失性存储器件包括衬底和存储块，所述存储块具有沿着与衬底相交的方向堆叠的多个存储单元。所述方法包括：从被选存储块的子块当中的被选子块读取数据；以及响应于对被选子块的读取，选择性地刷新被选存储块的每个子块，其中，所述被选存储块的每个子块被单独擦除。
-
Patent Agency Ranking
公开(公告)号：CN102104034A
公开(公告)日：2011-06-22
申请号：CN201010596401.X
申请日：2010-12-20
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L27/115 , H01L23/528 , H01L21/768 , H01L21/8239 , G11C7/12 , G11C7/18
CPC classification number: H01L23/3157 , H01L21/76816 , H01L23/291 , H01L23/528 , H01L27/11519 , H01L27/11521 , H01L27/11551 , H01L27/11556 , H01L27/11565 , H01L27/11568 , H01L27/11578 , H01L27/11582 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种三维半导体器件。该三维半导体器件可包括：模结构，具有间隙区；以及互连结构，包括设置在间隙区中的多个互连图案。该模结构可包括限定互连图案的上表面和下表面的层间模以及限定低于层间模的互连图案的侧壁的侧壁模。
-
公开(公告)号：CN102005456A
公开(公告)日：2011-04-06
申请号：CN201010264991.6
申请日：2010-08-26
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/00 , H01L23/485
CPC classification number: H01L27/11575 , H01L27/1157 , H01L27/11582 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体存储器件，包括：实质上平面状的衬底；相对于衬底垂直的存储串，该存储串包括多个存储单元；以及多条伸长的字线，每条字线包括实质上平行于衬底且连接至存储串的第一部分、以及相对于衬底实质上倾斜并且在衬底上延伸的第二部分；其中，多条字线中的第一组与放置在存储串的第一侧的第一导线电连接，多条字线中的第二组与放置在存储串的第二侧的第二导线电连接。
-
公开(公告)号：CN101794789A
公开(公告)日：2010-08-04
申请号：CN201010110949.9
申请日：2010-02-02
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/11551 , G11C16/0483 , H01L27/11556 , H01L29/66825 , H01L29/7881
Abstract: 本发明提供一种三维存储器器件。该三维半导体器件包括半导体衬底、以矩阵形式布置在该半导体衬底上的垂直沟道结构、设置在该半导体衬底处与该垂直沟道结构直接接触的P型半导体层以及设置在该垂直沟道结构之间的半导体衬底处的公共源极线。该公共源极线可以与该P型半导体层相接触。
-
公开(公告)号：CN1032286C
公开(公告)日：1996-07-10
申请号：CN92105269.3
申请日：1992-06-30
Applicant: 三星电子株式会社
IPC: H01L29/784 , H01L27/11 , H01L21/336 , G11C11/40
CPC classification number: H01L29/6675 , H01L27/1108 , H01L29/78642
Abstract: 用于半导体存储器件的TFT，包括第一绝缘层1上形成的第一导电层2、覆盖在其上的第二绝缘层3，第二绝缘层内形成的开口4，在开口4中暴露第一导电层的表面及在第二绝缘层3上预定部分表面形成半导体层5，覆盖在半导体层5上的薄栅极绝缘层6，在其上形成第二导电层7，在半导体层5之第一部分内形成的第一杂质区，在半导体层5之第二部分内形成的第二杂质区，和在半导体层5内第一与第二杂质区间所确定的沟道区5c。
-
公开(公告)号：CN1086048A
公开(公告)日：1994-04-27
申请号：CN93118930.6
申请日：1993-10-12
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L21/82 , H01L21/70
CPC classification number: H01L27/11 , H01L27/1108 , H01L27/1112 , Y10S257/903 , Y10S257/904
Abstract: 一种半导体存储器，包括由交叉连接的触发器组成的单位存储单元，其中，含有第1存取晶体管、第1驱动晶体管的第1反相器与含有第2存取晶体管、第2驱动晶体管的第2反相器形成一个触发器，含有第1负载元件和第1驱动晶体管的第3反相器与含有第2负载元件和第2驱动晶体管的第4反相器形成另外一个触发器，第1和第2存取晶体管的栅由形成字线导电层以外的不同的导电层形成。由此，可增加布图裕度，并保持常规的设计规则。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.029 seconds)
