-
公开(公告)号:CN103890954B
公开(公告)日:2016-10-26
申请号:CN201280051533.1
申请日:2012-10-17
CPC classification number: H01L29/4236 , H01L21/047 , H01L21/28008 , H01L21/823487 , H01L29/0619 , H01L29/0623 , H01L29/1608 , H01L29/41741 , H01L29/42368 , H01L29/66068 , H01L29/66666 , H01L29/7806 , H01L29/7813 , H01L29/7827
Abstract: 一种半导体装置,其具有半导体衬底,所述半导体衬底包括:体区域;漂移区;沟槽,其从所述半导体衬底的表面延伸穿过所述体区域进入所述漂移区;以及源极区域,所述源极区域被定位为在暴露于所述半导体衬底的所述表面的范围内与所述沟槽邻接,所述源极区域通过所述体区域而与所述漂移区隔离。特定层配置在所述沟槽的底部上,并且它具有在所述特定层与所述漂移区之间的接合部分处形成耗尽层的特性。绝缘层覆盖所述特定层的上表面和所述沟槽的侧壁。导电部形成在所述沟槽的所述侧壁的一部分上。所述导电部被接合至所述特定层,且到达所述半导体衬底的所述表面。
-
公开(公告)号:CN102844867B
公开(公告)日:2015-08-05
申请号:CN201280001099.6
申请日:2012-02-06
IPC: H01L29/10 , H01L29/78 , H01L29/739 , H01L29/16 , H01L21/336 , H01L29/66
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/66348 , H01L29/7397
Abstract: 一种SiC器件包括反型MOSFET,其具有:按照顺序叠置的衬底(1)、漂移层(2)以及基底区域(3);基底区域(3)的上部中的源极和接触区域(4、5);穿透源极和基底区域(4、3)的沟槽(6);沟槽(6)中的栅极绝缘膜(8)上的栅电极(9);与源极和基底区域(4、3)耦合的源电极(11);衬底(1)的背面上的漏电极(13);以及多个深层(10),所述深层位于漂移层(2)的上部中、比沟槽(6)更深、并且在与沟槽的纵向方向交叉的方向上延伸。每个深层(10)在深度方向上具有杂质浓度分布,并且在施加栅电压时,在沟槽侧上的深层(10)的一部分中提供反型层。
-
公开(公告)号:CN102403338B
公开(公告)日:2014-08-20
申请号:CN201110281178.4
申请日:2011-09-14
IPC: H01L29/36 , H01L29/78 , H01L21/265 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/086 , H01L29/1608 , H01L29/41766 , H01L29/45 , H01L29/66068
Abstract: 一种SiC半导体器件,包括:按下述顺序堆叠的衬底(1)、漂移层(2)和基极区(3);第一和第二源极区(4a,4b)和基极区中的接触层(5);穿透所述源极和基极区的沟槽(6);沟槽中的栅电极(8);覆盖栅电极,具有接触孔的层间绝缘膜(10);经由所述接触孔与所述源极区和所述接触层耦合的源电极(9);衬底上的漏电极(11);以及金属硅化物膜(30)。高浓度的第二源极区比低浓度的第一源极区更浅,且高浓度的第二源极区具有被层间绝缘膜覆盖的部分,该部分包括表面附近的低浓度的第一部以及比第一部深的高浓度的第二部。第二部上的金属硅化物膜的厚度大于第一部上的金属硅化物膜的厚度。
-
公开(公告)号:CN102856382A
公开(公告)日:2013-01-02
申请号:CN201210226273.9
申请日:2012-06-29
CPC classification number: H01L29/7813 , H01L29/045 , H01L29/0865 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/66068 , H01L29/7825 , H01L29/7827
Abstract: 本发明涉及一种碳化硅半导体器件。在碳化硅半导体器件中,多个沟槽(7)具有一个方向上的纵向方向并且以条纹图案布置。每个所述沟槽(7)均具有在所述纵向方向上延伸的第一侧壁和第二侧壁。所述第一侧壁与(11-20)平面和(1-100)平面中的一个平面成第一锐角,所述第二侧壁与(11-20)平面和(1-100)平面的所述一个平面成第二锐角,并且所述第一锐角小于所述第二锐角。第一导电类型区(5)仅与每个所述沟槽(7)的所述第一侧壁和所述第二侧壁中的所述第一侧壁接触,并且电流通路仅形成在所述第一侧壁和所述第二侧壁中的所述第一侧壁上。
-
公开(公告)号:CN100557819C
公开(公告)日:2009-11-04
申请号:CN200480029528.6
申请日:2004-10-06
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423 , H01L29/739 , H01L21/331
Abstract: 本发明旨在提供一种可容易地制造的绝缘栅型半导体器件及其制造方法,同时实现较高的耐压设计和较低的接通电阻设计。所述半导体器件包括N+源极区31、N+漏极区11、P-体区41以及N-漂移区12。通过挖出所述半导体器件上部的部分区域,形成栅极沟槽21。所述栅极沟槽21包括栅电极22。P浮置区51设置在所述栅极沟槽21的下方。可形成与栅极沟槽21具有不同深度的另一沟槽25,P浮置区54设置在所述沟槽25的下方。
-
公开(公告)号:CN100487916C
公开(公告)日:2009-05-13
申请号:CN200580015045.5
申请日:2005-05-11
IPC: H01L29/78 , H01L29/423 , H01L29/06
CPC classification number: H01L29/7813 , H01L29/0623 , H01L29/0653 , H01L29/42368 , H01L29/4238 , H01L29/7811
Abstract: 本发明提供了一种绝缘栅半导体器件,其在沟槽底部周围具有浮置区,且能够可靠地实现高耐压。绝缘栅半导体器件100包括电流流过的元件区域和围绕元件区域的终端区域。半导体器件100还包括在元件区域中的多个栅极沟槽21和在终端区域中的多个终端沟槽62。栅极沟槽21形成为条形,以及终端沟槽62形成为同心环形。在半导体器件100中,栅极沟槽21和终端沟槽62以使栅极沟槽21的端部和终端沟槽62的侧面之间的间隔均匀的方式设置。也就是说,根据终端沟槽62的拐角的曲率来调整栅极沟槽21的长度。
-
公开(公告)号:CN107996003A
公开(公告)日:2018-05-04
申请号:CN201680033066.8
申请日:2016-06-03
Abstract: 提供了一种制造绝缘栅开关器件的方法。所述方法包括:在第一SiC半导体层的表面中形成第一沟槽;将p型杂质注入到所述第一沟槽的底表面中;在所述第一沟槽的内表面上沉积第二SiC半导体层以形成第二沟槽;以及形成栅极绝缘层、栅电极、第一区域和体区域,使得栅极绝缘层覆盖第二沟槽的内表面,栅电极位于第二沟槽中,第一区域为n型并与栅极绝缘层接触,体区域为p型,与注入区域分离,并且在第一区域下方与栅极绝缘层接触。
-
公开(公告)号:CN106133913A
公开(公告)日:2016-11-16
申请号:CN201580015955.7
申请日:2015-02-05
Applicant: 丰田自动车株式会社
CPC classification number: H01L21/76229 , H01L21/761 , H01L29/0619 , H01L29/0623 , H01L29/0696 , H01L29/1608 , H01L29/4236 , H01L29/66068 , H01L29/7811 , H01L29/7813
Abstract: 提供一种能够容易地耗尽外围区的绝缘栅型半导体器件。所述绝缘栅型半导体器件包括:在半导体衬底的正面中形成的第一至第四外围沟槽;绝缘层,其位于所述外围沟槽中;第五半导体区,其具有第二导电类型,并且在暴露于所述外围沟槽的底面的范围内形成;以及连接区,其将暴露于所述第二外围沟槽的底面的所述第五半导体区连接到暴露于所述第三外围沟槽的底面的所述第五半导体区。所述第二与第三外围沟槽之间的间隔比所述第一与第二外围沟槽之间的间隔以及所述第三与第四外围沟槽之间的间隔中的每一者宽。
-
公开(公告)号:CN105633162A
公开(公告)日:2016-06-01
申请号:CN201510811532.8
申请日:2015-11-20
Applicant: 丰田自动车株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L21/336
CPC classification number: H01L29/7813 , H01L21/3065 , H01L21/3083 , H01L29/0623 , H01L29/0878 , H01L29/1095 , H01L29/42368 , H01L29/42376 , H01L29/66734 , H01L29/7834 , H01L29/0603 , H01L29/1033 , H01L29/66492
Abstract: 本发明涉及一种改善沟道长度与击穿电压的此消彼长的关系的半导体装置以及半导体装置的制造方法。半导体装置具有在表面上形成有沟槽的半导体基板、沟槽内的栅绝缘层以及栅电极。在沟槽的侧面上形成有高低差。沟槽的侧面具有上部侧面、高低差的表面、下部侧面。半导体基板具有:第一导电型的第一区域,其在上部侧面处与栅绝缘层相接;第二导电型的体区,其以从与第一区域相接的位置跨至与高低差相比靠下侧的位置的方式而被配置,并且在第一区域的下侧的上部侧面处与栅绝缘层相接;第一导电型的第二区域,其被配置于体区的下侧,并在下部侧面处与栅绝缘层相接;第一导电型的侧部区域,其在高低差的表面处与栅绝缘层相接,并与第二区域相连。
-
公开(公告)号:CN102760768B
公开(公告)日:2016-01-13
申请号:CN201210128717.5
申请日:2012-04-27
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/04
CPC classification number: H01L29/7813 , H01L29/045 , H01L29/0634 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/7397
Abstract: 一种SiC半导体器件包括:SiC衬底(1,2),其包括第一或第二导电类型层(1)和第一导电类型漂移层(2),并且包括具有偏移方向的主表面;沟槽(6),其设置在所述漂移层上并且具有纵向方向;以及栅极电极(9),其经由栅极绝缘膜(8)设置在所述沟槽中。所述沟槽的侧壁提供沟道形成表面。所述垂直半导体器件根据施加至所述栅极电极的栅极电压而使电流沿所述沟槽的所述沟道形成表面流动。所述SiC衬底的所述偏移方向垂直于所述沟槽的所述纵向方向。
-
-
-
-
-
-
-
-
-