集成电路结构
    12.
    发明授权

    公开(公告)号:CN101546785B

    公开(公告)日:2011-11-30

    申请号:CN200910128887.1

    申请日:2009-03-23

    CPC classification number: H01L29/872 H01L29/0623 H01L29/0649

    Abstract: 本发明揭示一种集成电路结构,该结构包括:一半导体基底;一阱区,位于半导体基底上方,具有一第一导电型;一含金属层,位于阱区上方,其中含金属层与阱区构成一肖特基势垒(Schottky barrier);一隔离区,围绕含金属层;以及一深阱区,位于含金属层下方,具有相反于第一导电型的一第二导电型。深阱区至少有一部分与一部分的含金属层呈垂直重叠。深阱区经由阱区而与隔离区及含金属层呈垂直隔开。本发明可以改进击穿电压、降低漏电流,以及可调整击穿电压。

    微机电透明基底与其制程
    13.
    发明授权

    公开(公告)号:CN100539001C

    公开(公告)日:2009-09-09

    申请号:CN200510127725.8

    申请日:2005-12-02

    CPC classification number: B81C1/00 B81B2201/047

    Abstract: 本发明提供一种微机电透明基底与其制程,其具有微机电系统位于其第一侧上,包括:形成不透明层于透明基底的与第一侧相反的第二侧上,不透明层包括第一材料,第一材料可由微机电系统释放制程移除;以及形成第二层于不透明层上,第二层包括第二材料,以防止在前端制造线时前端机械线因第一材料所造成的污染。本发明所述的微机电透明基底与其制程,可使得不透明层与第二层在前段线处理时保护基底背面,且避免因不透明层的第一材料在制程设备中产生污染,增加在预防性的维护操作间的生产片数,再者,可减少在现有前段线处理中的额外的Ti/OX移除步骤,且可减少因Ti/OX移除对循环时间与生产力所造成的负面影响,从而减少成本。

    整合闪存与高电压组件的制造方法

    公开(公告)号:CN1591825A

    公开(公告)日:2005-03-09

    申请号:CN03157989.2

    申请日:2003-09-02

    Abstract: 一种整合闪存与高电压组件的制造方法,可使闪存的氧化层制造与高电压组件的氧化层制造整合于同一制程中。首先,使闪存位于浮置闸极与控制闸极之间的氧化层长成一厚度。接着,形成高电压组件的闸极氧化层,并且在高电压组件的闸极氧化层的形成步骤中,也同时增厚之前所形成的氧化层至所需厚度。借此,可避免闪存区需遭受另外的热制程而影响其质量。

    集成电路结构
    17.
    发明公开

    公开(公告)号:CN101546785A

    公开(公告)日:2009-09-30

    申请号:CN200910128887.1

    申请日:2009-03-23

    CPC classification number: H01L29/872 H01L29/0623 H01L29/0649

    Abstract: 本发明揭示一种集成电路结构,该结构包括:一半导体基底;一阱区,位于半导体基底上方,具有一第一导电型;一含金属层,位于阱区上方,其中含金属层与阱区构成一肖特基势垒(Schottky barrier);一隔离区,围绕含金属层;以及一深阱区,位于含金属层下方,具有相反于第一导电型的一第二导电型。深阱区至少有一部分与一部分的含金属层呈垂直重叠。深阱区经由阱区而与隔离区及含金属层呈垂直隔开。本发明可以改进击穿电压、降低漏电流,以及可调整击穿电压。

    整合闪存与高电压组件的制造方法

    公开(公告)号:CN1323434C

    公开(公告)日:2007-06-27

    申请号:CN03157989.2

    申请日:2003-09-02

    Abstract: 一种整合闪存与高电压组件的制造方法,可使闪存的氧化层制造与高电压组件的氧化层制造整合于同一制程中。首先,使闪存位于浮置栅极与控制栅极之间的氧化层长成一厚度。接着,形成高电压组件的栅极氧化层,并且在高电压组件的栅极氧化层的形成步骤中,也同时增厚之前所形成的氧化层至所需厚度。借此,可避免闪存区需遭受另外的热制程而影响其质量。

    无接触区形成于存储单元区的分栅快闪存储单元阵列结构

    公开(公告)号:CN1278426C

    公开(公告)日:2006-10-04

    申请号:CN02105861.X

    申请日:2002-04-11

    Abstract: 一种无接触区形成于存储单元区的分栅快闪存储单元阵列结构,形成于半导体基板之上,其至少包含:多个隔离区块,以阵列排列方式形成于该半导体基板上;多个快闪存储单元,每一该快闪存储单元包含浮置栅极,以阵列排列方式形成于该半导体基板上,且位于该多个隔离区块以外的有源区上,而构成多列快闪存储单元,每列快闪存储单元共用一控制栅极线;多个纵行扩散区形成于该隔离区块纵行之间的半导体基板内,且与上述每列快闪存储单元的控制栅极线相会;因此,经由指定列的控制栅极及指定行扩散区可分别指定一存储单元,以进行对该被指定的存储单元编程,或读取资料;上述存储单元的接触形成于存储单元区以外的半导体基板内。

Patent Agency Ranking