公开(公告)号：CN110556425A

公开(公告)日：2019-12-10

申请号：CN201811544030.3

申请日：2018-12-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光茗 ,  周建志 ,  段孝勤 ,  陈奕寰 ,  亚历山大·卡利尼斯基

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 在一些实施例中，提供了半导体器件。半导体器件包括设置在半导体衬底中的一对源极/漏极区域，其中，源极/漏极区域横向间隔开。栅电极设置在源极/漏极区域之间的半导体衬底上方。侧壁间隔件设置在栅电极的相对侧上的半导体衬底上方。硅化物阻挡结构设置在侧壁间隔件上方，其中，源极/漏极区域的面向栅电极的相应侧与侧壁间隔件的外侧间隔开，并且与硅化物阻挡结构的外侧壁基本对准。本发明实施例涉及用于减小半导体器件中的栅致漏极泄露的方法和相关装置。

公开(公告)号：CN109494219A

公开(公告)日：2019-03-19

申请号：CN201711204383.4

申请日：2017-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光茗 ,  亚历山大·卡尼斯基 ,  段孝勤 ,  周建志 ,  陈奕升 ,  陈奕寰 ,  范富杰

IPC: H01L27/088

CPC classification number: H01L27/088 ,  H01L21/823437 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823828 ,  H01L21/823857 ,  H01L27/02 ,  H01L27/0203 ,  H01L27/04 ,  H01L27/092 ,  H01L27/0922 ,  H01L29/42364 ,  H01L29/517 ,  H01L29/66545

Abstract: 本公开涉及集成电路与其形成方法。在一些实施例中，第一氧化物组成位于中电压区中的基板上。第一高介电常数介电组成位于低电压区中的基板上，而第二高介电常数介电组成位于中电压区中的第一氧化物组成上。第一栅极与基板之间隔有第一高介电常数介电组成。第二栅极与基板之间隔有第一氧化物组成与第二高介电常数介电组成。

公开(公告)号：CN105118855A

公开(公告)日：2015-12-02

申请号：CN201510423266.1

申请日：2010-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周学良 ,  柳瑞兴 ,  姚智文 ,  段孝勤

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/42368 ,  H01L29/0653 ,  H01L29/1045 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明是有关于一种半导体元件，在一实施方式中，此半导体元件为一种高电位金氧半导体(HVMOS)元件。此元件包括半导体基板和形成在此半导体基板上的栅极结构。此栅极结构包括具有第一厚度的第一部分以及具有第二厚度的第二部分且第二厚度大于第一厚度。在第一和第二部分上设有一栅电极。在一实施方式中,栅极电介质第二部分下方设有一漂移区域。此外，还提供了一种制造方法。

公开(公告)号：CN104051344A

公开(公告)日：2014-09-17

申请号：CN201410095738.0

申请日：2014-03-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 亚历克斯·卡尔尼茨基 ,  郑光茗 ,  周建志 ,  朱振梁 ,  段孝勤

IPC: H01L21/8238 ,  H01L21/266

CPC classification number: H01L21/823412 ,  H01L21/823418 ,  H01L21/823462 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823857

Abstract: 提供一种半导体布置和形成方法。半导体形成方法包括：使用单一光刻胶以掩蔽将形成低压器件的区域以及高压器件的栅极结构，同时执行高压器件的高能量注入。半导体制造的另一种方法包括：通过图案化的光刻胶执行高压器件的高能量注入，其中，在形成高压器件的栅极结构之前并且在形成低压器件的栅极结构之前，光刻胶被图案化。在执行高能量注入之后，执行随后处理以形成高压器件和低压器件。从而在CMOS处理中形成高压器件和低压器件而不需要附加掩模。

公开(公告)号：CN102403302A

公开(公告)日：2012-04-04

申请号：CN201010610681.5

申请日：2010-12-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光茗 ,  余俊磊 ,  蔡俊琳 ,  段孝勤 ,  亚历克斯·卡尔尼茨基

IPC: H01L23/522 ,  H01L27/085 ,  H01L21/8232

CPC classification number: H01L27/0617 ,  H01L21/26506 ,  H01L21/8258 ,  H01L27/085 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 上述在基板上形成SiC结晶的机构实现了在同一基板上形成和集成GaN基器件和Si基电子器件。通过向Si基板区域中注入碳和随后退火基板形成SiC结晶区域。在SiC结晶区域形成过程中使用注入停止层以覆盖Si器件区域。

公开(公告)号：CN104051344B

公开(公告)日：2017-05-10

申请号：CN201410095738.0

申请日：2014-03-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 亚历克斯·卡尔尼茨基 ,  郑光茗 ,  周建志 ,  朱振梁 ,  段孝勤

IPC: H01L21/8238 ,  H01L21/266

Abstract: 提供一种半导体布置和形成方法。半导体形成方法包括：使用单一光刻胶以掩蔽将形成低压器件的区域以及高压器件的栅极结构，同时执行高压器件的高能量注入。半导体制造的另一种方法包括：通过图案化的光刻胶执行高压器件的高能量注入，其中，在形成高压器件的栅极结构之前并且在形成低压器件的栅极结构之前，光刻胶被图案化。在执行高能量注入之后，执行随后处理以形成高压器件和低压器件。从而在CMOS处理中形成高压器件和低压器件而不需要附加掩模。

公开(公告)号：CN105047627A

公开(公告)日：2015-11-11

申请号：CN201510096437.4

申请日：2015-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 亚历克斯·卡尔尼茨基 ,  段孝勤 ,  黄士芬 ,  郑新立 ,  徐英杰

IPC: H01L23/48 ,  H01L21/768

CPC classification number: H01L23/481 ,  H01L21/76898 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了半导体结构及其制造方法。半导体结构包括：具有顶面和底面的晶圆衬底；以及通过穿过晶圆衬底的顶面和底面的深沟槽绝缘体限定在晶圆衬底中的导电柱。制造半导体结构的方法包括以下步骤。从晶圆衬底的顶面形成深沟槽以在晶圆衬底中限定导电区。用掺杂剂掺杂导电区。用绝缘材料填充深沟槽以形成深沟槽绝缘体。以及从晶圆衬底的底面减薄晶圆衬底以暴露深沟槽绝缘体并且隔离导电区，从而形成导电柱。

公开(公告)号：CN102270660B

公开(公告)日：2014-03-05

申请号：CN201010552507.X

申请日：2010-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 亚历山大·卡尼斯基 ,  段孝勤 ,  吴国铭 ,  黄伟宗

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7827 ,  H01L21/26586 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4941 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813

Abstract: 本发明提供了一种位于基板上的沟槽型金属氧化物半导体场效应晶体管结构及其形成方法，其采用自对准接触物因而可降低沟槽型金属氧化物半导体场效应晶体管的间距尺寸。该晶体管结构包括：第一沟槽与第二沟槽，位于基板上，第一沟槽与第二沟槽衬覆有栅极介电层并为栅极多晶硅所填满；自对准源极接触物，位于第一沟槽与第二沟槽之间，自对准源极接触物连接于源极金属；栅极接触物，位于沟槽之上，沟槽接触物连接于栅极金属与位于第一沟槽内的栅极多晶硅；源极区，环绕自对准源极接触物，其中源极区具有凸出形态。上述自对准接触物借由蚀刻露出的硅区域而形成，无须使用光刻光掩模与对准情形。因而可免除对准容忍度并可降低间距尺寸。

公开(公告)号：CN102117807B

公开(公告)日：2013-04-17

申请号：CN201010222750.5

申请日：2010-06-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑志昌 ,  柳瑞兴 ,  姚智文 ,  沈佳青 ,  黄柏晟 ,  杨富智 ,  蔡俊琳 ,  段孝勤

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L27/088 ,  H01L24/16 ,  H01L24/48 ,  H01L29/063 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/7816 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/451 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01068 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2224/0401

Abstract: 本发明公开了一种高压装置及形成此高压装置的方法，其中该高压装置包含有设置在一基材中的第一掺杂型态的阱区。第二掺杂型态的第一阱区设置在第一掺杂型态的阱区中。一隔离结构至少部分地设置在第一掺杂型态的阱区中。一第一栅极电设置在隔离结构与第二掺杂型态的第一阱区之上。第二掺杂型态的一第二阱区设置在第一掺杂型态的阱区中。第二掺杂型态的第二阱区与第二掺杂型态的第一阱区之间具有一间隔。一第二栅极电极设置在第二掺杂型态的第一阱区与第二掺杂型态的第二阱区之间及之上。

公开(公告)号：CN102237357A

公开(公告)日：2011-11-09

申请号：CN201010513876.8

申请日：2010-10-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柳瑞兴 ,  蒋柏煜 ,  姚智文 ,  钟于彰 ,  段孝勤

IPC: H01L27/02 ,  H01L21/76 ,  H01L21/762

CPC classification number: H01L27/088 ,  H01L21/76289 ,  H01L21/823481 ,  H01L29/0623 ,  H01L29/0653 ,  H01L29/7816

Abstract: 本发明提供一种集成电路装置及其制造方法。在一实施例中，一种集成电路装置包含：一基板，其具有一第一表面和一第二表面，该第二表面相对于该第一表面；一第一装置和一第二装置，其覆盖该基板；及一隔离结构，其从该第一表面延伸穿过该基板到该第二表面，且介于该第一装置和该第二装置之间。