公开(公告)号：CN113496899B

公开(公告)日：2024-08-23

申请号：CN202110161884.9

申请日：2021-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邓博元 ,  潘国龙 ,  赖昱嘉 ,  郭庭豪 ,  蔡豪益 ,  余振华

IPC: H01L21/48 ,  H01L23/488

Abstract: 方法包括形成多个介电层，该工艺包括：形成具有第一厚度的第一多个介电层；以及形成具有小于第一厚度的第二厚度的第二多个介电层。第一多个介电层和第二多个介电层交替布置。方法还包括形成连接的以形成导电路径的多个再分布线，该工艺包括：形成第一多个再分布线，每个位于第一多个介电层中的一个中；以及形成第二多个再分布线，每个位于第二多个介电层中中的一个中。本申请的实施例还涉及封装件及其形成方法。

公开(公告)号：CN118173645A

公开(公告)日：2024-06-11

申请号：CN202410178582.6

申请日：2024-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡宗甫 ,  余振华 ,  卢思维 ,  王朝仁

IPC: H01L31/18 ,  H01L31/02 ,  H01L31/0232

Abstract: 方法包括：将光子封装件连接至衬底，其中，光子封装件包括波导和光学耦合至波导的边缘耦合器；将半导体器件邻近光子封装件连接至衬底；在光子封装件的邻近边缘耦合器的第一侧壁上沉积第一保护材料；用密封剂密封光子封装件和半导体器件；穿过密封剂和衬底实施第一锯切工艺，其中，第一锯切工艺暴露第一保护材料；以及去除第一保护材料以暴露光子封装件的第一侧壁。本申请的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN117420635A

公开(公告)日：2024-01-19

申请号：CN202311123026.0

申请日：2023-09-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 夏兴国 ,  巢瑞麟 ,  余振华 ,  尤志豪 ,  戴世芃

IPC: G02B6/12 ,  G02B6/42

Abstract: 呈现了光学器件及其制造方法，其中激光管芯或其它异构器件嵌入在光学器件内并且倏逝耦合至其它器件。倏逝耦合可以从激光管芯至波导、至外腔、至外部耦合器或者至中介层衬底实施。

公开(公告)号：CN117393496A

公开(公告)日：2024-01-12

申请号：CN202311209902.1

申请日：2023-09-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 夏兴国 ,  余振华 ,  巢瑞麟

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L25/16 ,  G02B6/12

Abstract: 方法包括：图案化衬底中的顶部硅层以形成多个光子器件。衬底包括顶部硅层、位于顶部硅层下方的第一介电层以及位于第一介电层下方的半导体层。方法还包括：形成第二介电层以将多个光子器件嵌入其中；在多个光子器件上方形成信号耦合至多个光子器件的互连结构；将电子管芯接合至互连结构；减薄半导体层；以及图案化已经减薄的半导体层以形成开口。用介电材料填充开口以形成介电区域。形成穿透介电区域的通孔以电耦合至互连结构。本申请的实施例还涉及封装件及其形成方法。

公开(公告)号：CN117270117A

公开(公告)日：2023-12-22

申请号：CN202310959876.8

申请日：2023-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾智伟 ,  夏兴国 ,  斯帝芬·鲁苏 ,  余振华 ,  周淳朴

IPC: G02B6/42

Abstract: 半导体结构包括：光学中介层，具有位于第一介电层中的至少一个第一光子器件和位于第二介电层中的至少一个第二光子器件，其中，第二介电层设置在第一介电层之上。半导体结构还包括：第一管芯，设置在光学中介层上并且电连接至光学中介层；第一衬底，位于光学中介层下面；以及导电连接件，位于第一衬底下面。本申请的实施例还涉及形成半导体结构的方法。

公开(公告)号：CN113156578B

公开(公告)日：2023-06-20

申请号：CN202110002382.1

申请日：2021-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 翁崇铭 ,  余振华 ,  刘重希 ,  蔡豪益 ,  谢政杰 ,  郭鸿毅 ,  戴志轩 ,  林华奎 ,  于宗源 ,  徐敏翔

IPC: G02B6/10

Abstract: 本公开涉及半导体器件和制造方法。提供了光子器件和制造方法。在实施例中，利用填充材料和/或辅助波导，以便保护其他内部结构(例如，光栅耦合器)免受后续处理步骤的严格影响。通过在制造工艺期间的适当时间处使用这些结构，可以避免可能以其他方式干扰器件的制造工艺或器件的操作的损坏和碎屑。

公开(公告)号：CN115497916A

公开(公告)日：2022-12-20

申请号：CN202210099120.6

申请日：2022-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华

IPC: H01L23/538 ,  H01L21/48

Abstract: 一种形成半导体器件的方法包括：利用第一粘合剂将第一局部内连线组件贴合到第一衬底；在第一局部内连线组件的第一侧之上形成第一重布线结构；以及从第一衬底移除第一局部内连线组件及第一重布线结构且将第一重布线结构贴合到第二衬底。方法还包括：从第一局部内连线组件移除第一粘合剂且在第一局部内连线组件的第二侧及第一包封体之上形成内连线结构，第二侧与第一侧相对。内连线结构的第一导电特征在实体上耦合及电耦合到第一局部内连线组件的第二导电特征。

公开(公告)号：CN115497912A

公开(公告)日：2022-12-20

申请号：CN202210060904.8

申请日：2022-01-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  刘重希

IPC: H01L23/538 ,  H01L21/48 ,  H01L25/065

Abstract: 本发明的各种实施例提供半导体结构、装置及其形成方法，其中半导体结构包括第一重布线路结构、设置在第一重布线路结构上的第一局部内联线元件，以及设置在第一局部内联线元件的第二侧上的第一内联线结构。第一局部内联线元件包括多个第一多个重分布层。第一多个重分布层包括在第一局部内联线元件的第一侧上的第一多个导电特征。第一多个导电特征中的每一个耦合至第一重布线路结构的相应导电特征。第一内联线结构包括第二多个导电特征和第三多个导电特征。第二多个导电特征通过第一局部内联线元件电性耦合至第三多个导电特征。本发明可以提高半导体结构的可靠度或提高半导体制造工艺良率。

公开(公告)号：CN115440606A

公开(公告)日：2022-12-06

申请号：CN202211108574.1

申请日：2019-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈威宇 ,  谢静华 ,  余振华 ,  刘重希 ,  林修任 ,  裴浩然 ,  黄贵伟 ,  蔡钰芃 ,  郑佳申 ,  钟宇轩

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/14 ,  H01L23/31 ,  H01L23/498 ,  H01L23/488

Abstract: 本公开提供一种方法，包含在第一封装组件的顶部表面的第一部分上执行第一激光照射。第一封装组件在第二封装组件上方，且通过第一激光照射来回焊第一封装组件与第二封装组件之间的第一焊料区。在第一激光照射后，在第一封装组件的顶部表面的第二部分上执行第二激光照射。通过第二激光照射来回焊第一封装组件与第二封装组件之间的第二焊料区。

公开(公告)号：CN108511426B

公开(公告)日：2022-11-11

申请号：CN201711289180.X

申请日：2017-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  刘重希 ,  史朝文 ,  吴凯强 ,  张守仁

IPC: H01L23/66 ,  H01Q1/22 ,  H01Q1/38 ,  H01Q1/48 ,  H01Q1/50 ,  H01Q1/52

Abstract: 一种实施例封装包括：集成电路管芯，包封在包封体中；贴片式天线，位于所述集成电路管芯之上；以及介电特征，设置在所述集成电路管芯与所述贴片式天线之间。所述贴片式天线在俯视图中与所述集成电路管芯交叠。所述介电特征的厚度是根据所述贴片式天线的工作带宽。