公开(公告)号：CN107437536B

公开(公告)日：2022-07-08

申请号：CN201610895679.4

申请日：2016-10-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江永平 ,  史朝文 ,  张守仁 ,  万厚德 ,  谢佑生

IPC: H01L23/48 ,  H01L21/60

Abstract: 揭露传感器封装件及其制造方法。一种传感器封装件包括半导体晶粒以及重布线层结构。所述半导体晶粒具有感测表面。所述重布线层结构经配置以形成天线发送器结构以及天线接收器结构，所述天线发送器结构位于所述半导体晶粒侧边，且所述天线接收器结构位于所述半导体晶粒的所述感测表面上方。

公开(公告)号：CN103296023B

公开(公告)日：2016-07-13

申请号：CN201310000963.7

申请日：2013-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  郭文晖 ,  张志豪 ,  张守仁

IPC: H01L27/02 ,  H01L29/78 ,  H01L29/06 ,  H01L21/82

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/0629 ,  H01L29/0642 ,  H01L29/66636 ,  H01L29/6681

Abstract: 公开了半导体器件及其制造和设计方法。在一个实施例中，半导体器件包括在包括第一半导体材料的工件上方设置的有源FinFET，有源FinFET包括第一鳍。紧邻有源FinFET在工件上方设置电无源FinFET结构，电无源FinFET包括第二鳍。第二半导体材料设置在第一鳍和第二鳍之间。

公开(公告)号：CN103456736B

公开(公告)日：2016-04-06

申请号：CN201210553820.4

申请日：2012-12-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万幸仁 ,  张志豪 ,  张守仁 ,  柯志欣 ,  奧野泰利 ,  巫凯雄

IPC: H01L27/092 ,  H01L23/528 ,  H01L23/538 ,  H01L21/8238 ,  H01L21/768

CPC classification number: H01L21/823814 ,  H01L21/76897 ,  H01L21/823425 ,  H01L21/823437 ,  H01L21/823475 ,  H01L21/823828 ,  H01L21/823871 ,  H01L23/485 ,  H01L29/6656 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 公开了一种半导体器件和用于制作半导体器件的方法。一种示例性半导体器件包括包含有源区域的半导体衬底，有源区域包括多个器件区域。半导体衬底还包括：第一器件，设置于多个器件区域中的第一器件区域中，第一器件包括第一栅极结构、在第一栅极结构的侧壁上设置的第一栅极间隔件以及第一源极和漏极部件。半导体衬底还包括：第二器件，设置于多个器件区域中的第二器件区域中，第二器件包括第二栅极结构、在第二栅极结构的侧壁上设置的第二栅极间隔件以及第二源极和漏极部件。第二和第一源极和漏极部件具有公共的源极和漏极部件以及接触部件。共同接触部件是自对准接触件。

公开(公告)号：CN101494200A

公开(公告)日：2009-07-29

申请号：CN200910002600.0

申请日：2009-01-23

Applicant: 台湾积体电路制造股份有限公司 ,  跨大学校际微电子卓越研究中心

Inventor： 赵学柱 ,  安娜贝拉·费洛索 ,  于洪宇 ,  史蒂芬·库比塞克 ,  张守仁

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823857 ,  H01L21/823462 ,  H01L27/088 ,  H01L27/092 ,  H01L29/513

Abstract: 一种双功函数半导体装置及其制造方法。该装置包含：一第一晶体管于一基底的一第一区上，其具有一第一栅极堆叠结构，第一栅极堆叠结构具有一第一有效功函数；以及一第二晶体管于基底的一第二区上，其具有一第二栅极堆叠结构，第二栅极堆叠结构具有一第二有效功函数；其中第一栅极堆叠结构与第二栅极堆叠结构各具有一主介电质、一栅极、与一第二介电顶盖层，且第二栅极堆叠结构还额外具有一第一介电顶盖层；第一介电顶盖层是决定第二介电顶盖层的第二有效功函数；第二介电顶盖层不会对第二栅极堆叠结构的第二有效功函数造成实质影响；以及金属层是与第二介电顶盖层一起决定第一栅极堆叠结构的第一有效功函数。本发明具有优异的半导体性能。

公开(公告)号：CN109585387A

公开(公告)日：2019-04-05

申请号：CN201810271034.2

申请日：2018-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄南卿 ,  余振华 ,  刘重希 ,  史朝文 ,  张守仁

IPC: H01L23/31 ,  H01L23/58

Abstract: 本发明实施例提供一种封装结构，其包括绝缘包封体、至少一个半导体管芯、至少一个第一天线、及至少一个第二天线。所述绝缘包封体包括第一部分、第二部分及第三部分，其中所述第二部分位于所述第一部分与所述第三部分之间。所述至少一个半导体管芯被包封在所述绝缘包封体的所述第一部分中，且所述第二部分及所述第三部分堆叠在所述至少一个半导体管芯上。所述至少一个第一天线电连接到所述至少一个半导体管芯且被包封在所述绝缘包封体的所述第三部分中。所述至少一个第二天线电连接到所述至少一个半导体管芯且被包封在所述绝缘包封体的所述第二部分中。

公开(公告)号：CN103199012B

公开(公告)日：2016-04-27

申请号：CN201210193607.7

申请日：2012-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  郭文晖 ,  张志豪 ,  张守仁

IPC: H01L21/28 ,  H01L21/329 ,  H01L29/49 ,  H01L29/861

CPC classification number: H01L27/088 ,  H01L27/0255 ,  H01L29/66795 ,  H01L29/785

Abstract: 一种方法包括形成ESD二极管，包括实施外延生长以形成包含硅并且基本上不包含锗的外延区域。利用p型杂质掺杂该外延区域以形成p型区域，其中，该p型区域形成ESD二极管的阳极。本发明提供了IO ESD器件及其形成方法。

公开(公告)号：CN103296023A

公开(公告)日：2013-09-11

申请号：CN201310000963.7

申请日：2013-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  郭文晖 ,  张志豪 ,  张守仁

IPC: H01L27/02 ,  H01L29/78 ,  H01L29/06 ,  H01L21/82

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/0629 ,  H01L29/0642 ,  H01L29/66636 ,  H01L29/6681

Abstract: 本发明公开了半导体器件及其制造和设计方法。在一个实施例中，半导体器件包括在包括第一半导体材料的工件上方设置的有源FinFET，有源FinFET包括第一鳍。紧邻有源FinFET在工件上方设置电无源FinFET结构，电无源FinFET包括第二鳍。第二半导体材料设置在第一鳍和第二鳍之间。

公开(公告)号：CN100477093C

公开(公告)日：2009-04-08

申请号：CN200610094069.0

申请日：2006-06-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张宗宪 ,  谢东衡 ,  吴忠政 ,  张守仁

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L29/665 ,  H01L21/31111 ,  H01L29/6653

Abstract: 一种形成半导体装置的方法，包括：提供基底；在该基底上形成栅极，该栅极具有一个顶面以及左右各一个侧壁；在该栅极与该基底上形成衬层；在该衬层上形成多个间隔物，邻近栅极；处理该衬层的露出部，经处理的衬层比未经处理的衬层具有更高的蚀刻率；移除位于该栅极顶部的衬层以及至少位于该栅极的侧壁上的该衬层的一部分；以及金属硅化至少一部分的该栅极。本发明通过凹蚀设置于注入掩模与栅极之间的衬层允许更多的栅极部分可以被金属硅化且不会影响晶体管的操作特性。

公开(公告)号：CN101276786A

公开(公告)日：2008-10-01

申请号：CN200710194671.6

申请日：2007-11-29

Applicant: 台湾积体电路制造股份有限公司 ,  跨大学校际微电子卓越研究中心

Inventor： 张守仁 ,  于洪宇

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/823835 ,  H01L21/823842

Abstract: 一种双功函数半导体装置的制造方法，包括：提供第一区域于半导体基底中，且包括至少一个第一电极；提供至少一个第二区域于该半导体基底中，且包括至少一个第二电极；提供第一金属层于该第一区域的第一电极之上且该第一金属层包括至少一个第一金属和至少一个第一功函数调整元素；提供第二金属层于该第二区域的第二电极之上且该第二金属层包括至少一个第二金属；以及对该第一电极施以第一硅化工艺，且对该第二电极施以第二硅化工艺，其中该第一硅化工艺和该第二硅化工艺同时进行。本发明的优点在于通过使用一合金材料的硅化工艺，可使得栅极电极的功函数值具有较广的调整范围。

公开(公告)号：CN101221922A

公开(公告)日：2008-07-16

申请号：CN200810003129.2

申请日：2008-01-10

Applicant: 台湾积体电路制造股份有限公司 ,  跨大学校际微电子卓越研究中心

Inventor： 张守仁 ,  于洪宇 ,  卫罗索·安那贝拉 ,  傅莉塔 ,  辜伯克·史蒂芬 ,  贝思曼·斯基 ,  辛葛马拉·瑞休纳 ,  劳斯·安妮 ,  杨希亚·巴特

IPC: H01L21/8238 ,  H01L21/84 ,  H01L27/092 ,  H01L27/12

CPC classification number: H01L21/823857 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823842 ,  H01L29/785

Abstract: 一种双功函数半导体装置及其制造方法，该制造方法包括在基底的第一区域上形成第一装置以及在该基底的第二区域上形成第二装置，包括下列步骤：在该基底的该第一区域与该第二区域上形成介电层，在该第一区域内与该第二区域内的该介电层同时沉积而成；以及提供栅电极在该第一区域与该第二区域的该介电层之上，位于该第一区域内与该第二区域内的该栅电极同时沉积而成。该双功函数半导体装置的制造方法还包括形成上盖层于该第一区域上并介于该介电层与该栅电极之间，以改变该第一区域内的该第一装置的功函数；以及注入杂质于该栅介电层与该栅电极间的界面处，以改变该第二区域内的该第二装置的功函数。本发明能够简化工艺流程。