-
公开(公告)号：CN104765900B
公开(公告)日：2018-03-23
申请号：CN201410119998.7
申请日：2014-03-27
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081 , G03F7/70466 , G06F17/5072 , G06F2217/12 , Y02P90/265
Abstract: 本发明涉及用于通过在未组装的IC单元上实施结构有效性检查来形成多图案化光刻（MPL）兼容的集成电路布局的方法和装置以加强避免组装后的MPL冲突的设计约束。在一些实施例中，通过生成具有多图案化设计层的多个未组装的集成电路（IC）单元实施该方法。在未组装的IC单元上实施结构有效性检查以识别出具有设置在包括有潜在的多图案化着色冲突的图案中的模型的违规的IC单元。调整违规的IC单元中的设计模型以获得多个无违规的IC单元。然后，组装多个无违规的IC单元以形成MPL兼容的IC布局。由于MPL兼容的IC布局没有着色冲突，所以进行分解算法的操作而不实施组装后颜色冲突检查。
-
公开(公告)号：CN106816436A
公开(公告)日：2017-06-09
申请号：CN201611095252.2
申请日：2016-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
CPC classification number: G06F17/5081 , G06F17/5072 , G06F2217/12 , H01L21/02 , H01L27/0207
Abstract: 一种设计半导体器件的方法包括：为多个单元中的每一单元的布局建立边界条件，其中每一单元具有多个特征，且边界条件是基于每一特征相对于对应单元的单元边界的邻近性而建立。所述方法包括基于用于制造所述半导体器件的层的掩模的数目、对所述多个特征的最小间距要求、以及所建立的边界条件来判断每一单元的布局是否是可着色的。所述方法包括通过使所述多个单元中的第一单元贴靠所述多个单元中的第二单元来形成所述半导体器件的所述层的布局。所述方法包括报告所述半导体器件的所述层的布局是可着色的，而不分析所述半导体器件的所述层的所述布局。
-
公开(公告)号：CN102148214A
公开(公告)日：2011-08-10
申请号：CN201010199294.7
申请日：2010-06-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G06F17/5072 , H01L23/5286 , H01L27/0207 , H01L27/11807 , H01L2924/0002 , H01L2924/00
Abstract: 半导体芯片包括一行单元，其中，每个单元包括VDD线和VSS线。单元的所有VDD线连接为单条VDD线，单元的所有VSS线连接为单条VSS线。该行单元中没有具有偶数条G0路径的双图案化完整迹线，或者该行单元中没有具有奇数条G0路径的双图案化完整迹线。此外，还公开了一种用于服从双图案化的标准单元设计的方法。
-
公开(公告)号：CN102147820A
公开(公告)日：2011-08-10
申请号：CN201010546487.5
申请日：2010-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081
Abstract: 本发明涉及一种分解集成电路布局的方法以及储存有多个计算机指令的计算机可读取媒体。本发明的各种实施例提供确保集成电路的布局是可分开的。在一方法实施例中，在具有一布局库的一客户场所产生一布局以作为输入，其中布局库提供已确认为可分开的且能够使用的示例性布局，和可避免导致冲突的布局。本发明的实施例亦提供一实时奇循环(real-time odd cycle)检查器，其中在布局产生期间，该检查器在冲突区域和奇循环出现时，实时将它们识别出来。为了减少内存的使用，可以分开各种装置的布局，以针对冲突来检查每一单独的布局或少数布局，而不是整个应用电路的一个大的布局。一旦在客户场所准备好布局，它就被发送到制造场所分解成二光罩并流片完成(taped-out)。本发明亦有揭露其它实施例。
-
公开(公告)号：CN108932360B
公开(公告)日：2022-12-13
申请号：CN201810376754.5
申请日：2018-04-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , H01L27/02
Abstract: 一种集成电路包括第一组栅极结构和第二组栅极结构。第一组栅极结构中的每个栅极的中心在第一方向上通过第一间距与第一组栅极结构中的相邻栅极的中心分离。第二组栅极结构中的每个栅极的中心在第一方向上通过第一间距与第二组栅极结构中的相邻栅极的中心分离。第一组栅极结构和第二组栅极结构在第二方向上延伸。第一组栅极结构中的栅极在第二方向上与第二组栅极结构中的相应栅极对准。第一组栅极结构中的栅极在第二方向上通过第一距离与第二组栅极结构中的相应栅极分离。本发明还提供了集成电路的制造方法。
-
Patent Agency Ranking
公开(公告)号：CN107797377B
公开(公告)日：2022-10-28
申请号：CN201611143527.5
申请日：2016-12-13
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/50
Abstract: 一种产生用于光刻过程的多个光掩模的方法包含产生电路图形。电路图形包括多个顶点和多个边缘。多个顶点中的每一者表示多个导线中的一者。多个边缘表示小于可接受最小距离的导线之间的间距。通过将第三顶点合并到选自多个顶点的第一集合的第四顶点中来简化Kn+1图形，所述Kn+1图形包括选自由选自多个边缘的边缘的第一集合串联连接的多个顶点的顶点的第一集合，且具有选自顶点的第一集合的第一顶点和第二顶点之间的至少一个非串联边缘连接。执行n重图案冲突检查，且基于结果产生光掩模。
-
公开(公告)号：CN108932360A
公开(公告)日：2018-12-04
申请号：CN201810376754.5
申请日：2018-04-25
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G06F17/5072 , H01L21/28008 , H01L21/823431 , H01L21/823437 , H01L27/0207 , H01L27/0886 , H01L29/401 , H01L29/4916
Abstract: 一种集成电路包括第一组栅极结构和第二组栅极结构。第一组栅极结构中的每个栅极的中心在第一方向上通过第一间距与第一组栅极结构中的相邻栅极的中心分离。第二组栅极结构中的每个栅极的中心在第一方向上通过第一间距与第二组栅极结构中的相邻栅极的中心分离。第一组栅极结构和第二组栅极结构在第二方向上延伸。第一组栅极结构中的栅极在第二方向上与第二组栅极结构中的相应栅极对准。第一组栅极结构中的栅极在第二方向上通过第一距离与第二组栅极结构中的相应栅极分离。本发明还提供了集成电路的制造方法。
-
公开(公告)号：CN101807266B
公开(公告)日：2013-05-29
申请号：CN200910225439.3
申请日：2009-12-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种半导体制造过程中的成品管理方法和其设备。所述方法包括如下步骤。获得并采集晶片的某一层的瑕疵数据，其中所述瑕疵数据包括该层的瑕疵的尺寸和位置。获得关于该层的布局图。根据所述瑕疵数据和布局图，通过多个处理装置并行进行该层的临界区域分析，以估计该层处于临界区域中的瑕疵位置。
-
公开(公告)号：CN102147820B
公开(公告)日：2013-01-09
申请号：CN201010546487.5
申请日：2010-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081
Abstract: 本发明涉及一种分解集成电路布局的方法以及储存有多个计算机指令的计算机可读取媒体。本发明的各种实施例提供确保集成电路的布局是可分开的。在一方法实施例中，在具有一布局库的一客户场所产生一布局以作为输入，其中布局库提供已确认为可分开的且能够使用的示例性布局，和可避免导致冲突的布局。本发明的实施例亦提供一实时奇循环(real-time odd cycle)检查器，其中在布局产生期间，该检查器在冲突区域和奇循环出现时，实时将它们识别出来。为了减少内存的使用，可以分开各种装置的布局，以针对冲突来检查每一单独的布局或少数布局，而不是整个应用电路的一个大的布局。一旦在客户场所准备好布局，它就被发送到制造场所分解成二光罩并流片完成(taped-out)。本发明亦有揭露其它实施例。
-
公开(公告)号：CN102147821A
公开(公告)日：2011-08-10
申请号：CN201010546498.3
申请日：2010-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081
Abstract: 本发明涉及一种分解集成电路布局的方法。本发明的各种实施例提供确保集成电路的布局是可分开的。在一方法实施例中，在具有一布局库的一客户场所产生一布局以作为输入，其中布局库提供已确认为可分开的且能够使用的示例性布局，和可避免导致冲突的布局。本发明的实施例亦提供一实时奇循环(real-time odd cycle)检查器，其中在布局产生期间，该检查器在冲突区域和奇循环出现时，实时将它们识别出来。为了减少内存的使用，可以分开各种装置的布局，以针对冲突来检查每一单独的布局或少数布局，而不是整个应用电路的一个大的布局。一旦在客户场所准备好布局，它就被发送到制造场所分解成二光罩并流片完成(taped-out)。本发明亦有揭露其它实施例。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.032 seconds)
