-
公开(公告)号：CN109839800A
公开(公告)日：2019-06-04
申请号：CN201811248680.3
申请日：2018-10-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供形成掩模的方法。此方法包括在透明基板之上形成遮光层。此方法包括在遮光层之上形成遮罩层。遮罩层覆盖遮光层的第一部分，且第一部分位于透明基板的第二部分之上。此方法包括去除没有被遮罩层覆盖的遮光层。此方法包括去除遮罩层。在去除遮罩层期间，去除遮光层的第一部分。此方法包括去除透明基板的第二部分，以在透明基板中形成第一凹槽。此方法包括在第一凹槽中形成第一遮光结构。
-
公开(公告)号：CN109375471A
公开(公告)日：2019-02-22
申请号：CN201811222288.1
申请日：2014-03-07
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 本发明提供了一种光刻系统。该光刻系统包括配置为使用固定在掩模台上的掩模实施光刻曝光工艺的曝光模块；以及集成在曝光模块中并且设计为使用吸附机构清洗掩模和掩模台中的至少一个的清洗模块。本发明还提供了具有嵌入式清洗模块的光刻系统。
-
公开(公告)号：CN104049469A
公开(公告)日：2014-09-17
申请号：CN201410084248.0
申请日：2014-03-07
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F7/70925
Abstract: 本发明提供了一种光刻系统。该光刻系统包括配置为使用固定在掩模台上的掩模实施光刻曝光工艺的曝光模块；以及集成在曝光模块中并且设计为使用吸附机构清洗掩模和掩模台中的至少一个的清洗模块。本发明还提供了具有嵌入式清洗模块的光刻系统。
-
公开(公告)号：CN103378054A
公开(公告)日：2013-10-30
申请号：CN201210387305.3
申请日：2012-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
CPC classification number: H01L23/522 , H01L21/31144 , H01L21/76816 , H01L23/528 , H01L23/5329 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种多层器件及制造多层器件的方法。示例性多层器件包括衬底；设置在衬底上方的第一层间介电(ILD)层；以及在第一ILD层中形成的包括多条第一导电线的第一导电层。该器件还包括设置在第一ILD层上方的第二ILD层；以及在第二ILD层中形成的包括多条第二导电线的第二导电层。多条第二导电线中的至少一条导电线邻近多条第一导电线中的至少一条导电线形成。多条第二导电线中的至少一条导电线在界面处接触多条第一导电线中的至少一条导电线。本发明提供了具有自对准互连件的半导体器件。
-
公开(公告)号：CN102147571B
公开(公告)日：2013-07-10
申请号：CN201010287801.2
申请日：2010-09-17
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F1/78 , H01J37/3174 , H01J2237/31771 , H01J2237/31772 , Y10S430/143
Abstract: 本发明揭露一种微影方法，包括：在一基板上提供一能量敏感光阻材料层；提供一待刻图案；及在该基板上进行一微影制程，其中该微影制程包括：将该能量敏感光阻材料曝光至一带电粒子束，以将该待刻图案转移至该能量敏感光阻材料；将该带电粒子束由关闭状态切换为散焦状态，其中该散焦状态用于补偿一反向散射能量，从而减小邻近效应。
-
Patent Agency Ranking
公开(公告)号：CN101170052B
公开(公告)日：2010-07-28
申请号：CN200710145687.8
申请日：2007-09-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01J37/32697 , H01J37/32623
Abstract: 一种等离子蚀刻工艺的控制装置，包含能够改变等离子流动通道的尺寸、改变流经等离子滚动通道的等离子的速度或改变流经等离子流动通道的等离子浓度的控制结构，或者是上述控制结构的组合。该等离子蚀刻工艺的控制装置，包含一等离子控制结构，其中该等离子控制结构定义出一等离子流动通道，并且能够选择性地改变该等离子流动通道的尺寸。本发明在等离子蚀刻工艺中，利用控制流往晶圆的等离子流的大小、速度、浓度或其组合，来产生理想的晶圆蚀刻结果，从而更加适于实用。
-
公开(公告)号：CN115113477B
公开(公告)日：2025-05-13
申请号：CN202210336721.4
申请日：2022-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/84
Abstract: 本公开总体涉及利用有利区域和不利区域的几何掩模规则检查。一种方法包括：根据多个目标图案来生成衍射图；根据衍射图来生成有利区域和不利区域；在有利区域中放置多个亚分辨率图案；以及对多个亚分辨率图案执行多个几何操作，以生成经修改的亚分辨率图案。经修改的亚分辨率图案延伸到有利区域并且远离不利区域。
-
公开(公告)号：CN110970305B
公开(公告)日：2024-09-06
申请号：CN201910916800.0
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
Inventor： 张世明
IPC: H01L21/336
Abstract: 制造半导体元件的方法包括在半导体基板上形成衬垫氧化层。硬遮罩层在衬垫氧化层上方形成。抗反射层(anti‑reflective layer；ARL)在硬遮罩层上方形成。第一光阻层在抗反射层上方形成。图案化第一光阻层并且移除硬遮罩层及抗反射层。移除第一光阻层及抗反射层的剩余部分，并且形成图案化的硬遮罩层。蚀刻衬垫氧化层及半导体基板以获得多个鳍。底部层在鳍上方及之间形成。中间层在底部层上方形成并且第二光阻层在中间层上形成。图案化第二光阻层以形成开口，并且间隔件在第二光阻层中形成的开口中形成。
-
公开(公告)号：CN108228956B
公开(公告)日：2023-10-24
申请号：CN201710882024.8
申请日：2017-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/39 , G06F30/398 , G06F111/10 , G06F111/06
Abstract: 一种优化晶圆制程模拟的方法，包括建立用于模拟在晶圆中制造结构的模拟程序。模拟程序包括各自用于模拟多个晶圆制造操作的多个模拟操作，且还包括测试该结构的操作，此操作产生表示结构的品质的结果。每一个模拟操作具有相应的可调整制程参数。上述方法还包括为每一个制程参数指定相应的可工作范围，以及使用晶圆制程模拟器通过迭代操作来运行模拟程序直到结果实现最佳化。在运行模拟程序的期间，每两次连续的迭代操作在两个不同的制程参数的可工作范围中调整制程参数，或在相同制程参数的可工作范围中以相反趋势调整相同制程参数。
-
公开(公告)号：CN115966508A
公开(公告)日：2023-04-14
申请号：CN202210695901.1
申请日：2022-06-20
Applicant: 台湾积体电路制造股份有限公司
Inventor： 张世明
IPC: H01L21/768
Abstract: 本公开涉及半导体器件及其制造方法。在一种制造半导体器件的方法中，在设置在衬底之上的第一层间电介质(ILD)层中，形成第一导电图案和位于第一导电图案之上的第二导电图案。第二导电图案接触第一导电图案。通过去除第二导电图案的一部分以暴露出第一导电图案的一部分，来在第一ILD层中形成空间。用电介质材料填充该空间。在第二导电图案的剩余部分之上形成第三导电图案。通过图案化第二导电图案的剩余部分以作为蚀刻掩模，来形成连接第一导电图案和第三导电图案的过孔接触件。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.046 seconds)
