-
公开(公告)号：CN112310048A
公开(公告)日：2021-02-02
申请号：CN201910993005.1
申请日：2019-10-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供一种封装结构的制造方法，所述方法包括以下步骤。形成晶种层。在所述晶种层上形成多个导电图案。使用刻蚀剂实行刻蚀工艺，以移除所述晶种层的被所述多个导电图案暴露出的部分，其中所述刻蚀剂包含：0.1wt％到10wt％的磷酸(H3PO4)；0.1wt％到10wt％的过氧化氢(H2O2)；1ppm到20000ppm的保护剂；1ppm到20000ppm的润湿剂；以及余量为溶剂。
-
公开(公告)号：CN110391142A
公开(公告)日：2019-10-29
申请号：CN201810970797.6
申请日：2018-08-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48
Abstract: 本发明实施例提供一种形成半导体器件的方法，其包括在介电层上形成金属晶种层，以及在金属晶种层上方形成图案化掩模。图案化掩模中的开口位于介电层的第一部分上方，且图案化掩模与介电层的第二部分重叠。该方法进一步包括在开口中镀金属区域，去除图案化掩模以暴露金属晶种层的一些部分，蚀刻金属晶种层的暴露部分，对介电层的第二部分的表面实施等离子体处理，以及对介电层的第二部分的表面实施蚀刻处理。
-
公开(公告)号：CN108122880A
公开(公告)日：2018-06-05
申请号：CN201711002107.X
申请日：2017-10-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498
CPC classification number: H01L22/14 , H01L21/56 , H01L21/568 , H01L21/76885 , H01L22/20 , H01L23/3128 , H01L24/11 , H01L24/19 , H01L24/20 , H01L24/45 , H01L25/0657 , H01L25/105 , H01L2224/04105 , H01L2224/12105 , H01L2224/214 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/73267 , H01L2224/92244 , H01L2225/0651 , H01L2225/06568 , H01L2225/1035 , H01L2225/1058 , H01L2924/15311 , H01L2924/19107 , H01L2924/00014 , H01L2924/00012 , H01L2924/00 , H01L23/49816
Abstract: 一种半导体装置的制造方法包括：在管芯上形成导电柱；使用焊料将测试探针耦合到所述导电柱；以及使用多个刻蚀工艺对所述焊料及所述导电柱进行刻蚀，所述多个刻蚀工艺包括第一刻蚀工艺，所述第一刻蚀工艺包括使用氮系刻蚀剂对所述导电柱进行刻蚀。
-
公开(公告)号：CN112750706B
公开(公告)日：2024-05-07
申请号：CN202011196697.6
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/498
Abstract: 在实施例中，集成电路器件包括：半导体衬底；接触焊盘，位于半导体衬底上；钝化层，位于接触焊盘和半导体衬底上；管芯连接件，延伸穿过钝化层，管芯连接件物理耦接和电耦接至接触焊盘，管芯连接件包括第一导电材料，第一导电材料是具有第一酸硬度/软度指数的路易斯酸；介电层，位于管芯连接件和钝化层上；以及保护层，设置在介电层和管芯连接件之间，保护层围绕管芯连接件，保护层包括第一导电材料和唑的配位络合物，唑是具有第一配体硬度/软度指数的路易斯碱，其中，第一酸硬度/软度指数和第一配体硬度/软度指数的乘积为正。本发明的实施例还涉及形成集成电路封装件的方法。
-
公开(公告)号：CN107689333B
公开(公告)日：2023-11-21
申请号：CN201710543411.9
申请日：2017-07-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L23/31 , H01L23/48 , H01L23/482
-
Patent Agency Ranking
公开(公告)号：CN107731786B
公开(公告)日：2022-11-11
申请号：CN201611137825.3
申请日：2016-12-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538
Abstract: 一种重配置线路结构的制造方法至少包括以下步骤。首先，在衬底上形成层间介电层。接着，在层间介电层上形成种子层。然后，在种子层上形成多个导电图案，且种子层以及导电图案包括相同材料。通过执行干蚀刻工艺选择性地将被导电图案暴露出的种子层移除，以形成多个种子层图案，其中导电图案的宽度在干蚀刻工艺前后实质上维持一致。多个导电图案以及多个种子层图案形成多个重配置导电图案。
-
公开(公告)号：CN108122880B
公开(公告)日：2022-10-28
申请号：CN201711002107.X
申请日：2017-10-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498
Abstract: 一种半导体装置的制造方法包括：在管芯上形成导电柱；使用焊料将测试探针耦合到所述导电柱；以及使用多个刻蚀工艺对所述焊料及所述导电柱进行刻蚀，所述多个刻蚀工艺包括第一刻蚀工艺，所述第一刻蚀工艺包括使用氮系刻蚀剂对所述导电柱进行刻蚀。
-
公开(公告)号：CN113764333A
公开(公告)日：2021-12-07
申请号：CN202110173149.X
申请日：2021-02-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 提供一种包括以下步骤的移除抗蚀剂层的方法。在材料层上形成图案化抗蚀剂层。对图案化抗蚀剂层施加剥除溶液以溶解图案化抗蚀剂层而不溶解材料层，其中剥除溶液包含非二甲亚砜溶剂及碱性化合物，非二甲亚砜溶剂包含非质子溶剂及质子溶剂。
-
公开(公告)号：CN110660686B
公开(公告)日：2021-11-30
申请号：CN201910456698.0
申请日：2019-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L25/18 , H01L23/482
Abstract: 一种方法包括将器件管芯封装在封装材料中，平坦化器件管芯和封装材料，并形成电耦合至器件管芯的多个第一导电部件。形成多个第一导电部件的步骤包括沉积和蚀刻工艺，其包括沉积毯式含铜层，在毯式含铜层上方形成图案化的光刻胶，以及蚀刻毯式含铜层以将图案化的光刻胶的图案转印到毯式含铜层中。本发明实施例涉及形成RDL的方法和由其形成的结构。
-
公开(公告)号：CN109616441B
公开(公告)日：2021-02-26
申请号：CN201811122513.4
申请日：2018-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本发明的实施例提供了半导体器件及其制造方法。根据一些实施例，在半导体器件上方形成通孔，其中，半导体器件密封在密封剂内。金属化层和第二通孔形成在第一通孔上方并且与第一通孔电连接，以及使用相同的晶种层形成金属化层和第二通孔。实施例包括完全接合的通孔、与晶种层接触的部分接合的通孔以及不与晶种层接触的部分接合的通孔。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.032 seconds)
