-
公开(公告)号：CN102625579A
公开(公告)日：2012-08-01
申请号：CN201210039282.7
申请日：2008-08-26
Applicant: 揖斐电株式会社
CPC classification number: H05K1/187 , H01L21/563 , H01L21/568 , H01L23/3107 , H01L23/3135 , H01L2224/16 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/81193 , H01L2224/83104 , H01L2224/92125 , H01L2924/01004 , H01L2924/01078 , H01L2924/01079 , H05K3/205 , H05K3/428 , H05K3/4602 , H05K3/4652 , H05K2201/10674 , H05K2203/063 , Y10T29/4913 , Y10T29/49133 , Y10T29/49139 , Y10T29/49146 , Y10T29/49147 , Y10T29/49155 , Y10T29/49169 , H01L2924/00012 , H01L2924/00
Abstract: 在以能够分离的状态将铜箔配置在载体上而得到的第一基材上形成用于安装电子部件(2)的连接端子(80)。并且，将连接端子(80)与电子部件(2)的凸块(20)电连接，在电子部件(2)与第一基材之间填充填底材料(4)。然后，由绝缘构件(3)覆盖电子部件(2)。然后，分离载体和铜箔，进行蚀刻来去除露出的不需要的铜箔，则得到电子部件内置线路板(1)。
-
公开(公告)号：CN101916752A
公开(公告)日：2010-12-15
申请号：CN201010245332.8
申请日：2006-12-27
Applicant: 揖斐电株式会社
Inventor： 苅谷隆
IPC: H01L23/498 , H01L21/48 , H05K1/11 , H05K3/46
CPC classification number: H01L23/49838 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L2224/16225 , H01L2224/16227 , H05K1/113 , H05K1/115 , H05K3/4602 , H05K3/4652 , H05K2201/0352 , H05K2201/09536 , H05K2201/096 , H05K2201/10674 , Y10T29/49139
Abstract: 一种多层印刷线路板，在积层布线层的表层上具有用于安装IC芯片等半导体元件的安装部，位于安装IC芯片等半导体元件的区域的正下方的通孔导体的间距小于位于其它区域的通孔导体的间距，从而抑制向所安装的IC芯片的处理器核心部的晶体管供给电源的延迟，难以发生误动作。
-
公开(公告)号：CN101278392B
公开(公告)日：2010-09-29
申请号：CN200680036225.6
申请日：2006-12-27
Applicant: 揖斐电株式会社
Inventor： 苅谷隆
CPC classification number: H01L23/49838 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L2224/16225 , H01L2224/16227 , H05K1/113 , H05K1/115 , H05K3/4602 , H05K3/4652 , H05K2201/0352 , H05K2201/09536 , H05K2201/096 , H05K2201/10674 , Y10T29/49139
Abstract: 一种多层印刷线路板，在积层布线层的表层上具有用于安装IC芯片等半导体元件的安装部，位于安装IC芯片等半导体元件的区域的正下方的通孔导体的间距小于位于其它区域的通孔导体的间距，从而抑制向所安装的IC芯片的处理器核心部的晶体管供给电源的延迟，难以发生误动作。
-
公开(公告)号：CN101288168A
公开(公告)日：2008-10-15
申请号：CN200680038131.2
申请日：2006-10-16
Applicant: 揖斐电株式会社
CPC classification number: H05K1/162 , H01L23/49822 , H01L23/49827 , H01L23/50 , H01L23/642 , H01L2224/05568 , H01L2224/05573 , H01L2224/16225 , H01L2924/00014 , H01L2924/3011 , H05K3/4602 , H05K2201/0175 , H05K2201/0179 , H05K2201/0352 , H05K2201/09309 , H05K2201/09536 , H05K2201/09563 , H05K2201/096 , H05K2201/09718 , H05K2201/09827 , Y10T29/43 , Y10T29/435 , Y10T29/49124 , Y10T29/49126 , Y10T29/49128 , Y10T29/4913 , H01L2224/05599
Abstract: 本发明提供一种印刷线路板。在多层印刷线路板中，薄膜电容器(40)的下部电极(41)与下部导通孔导体(45)的接触面积(下部电极内孔41b的侧面积)大于使导通孔导体抵接于下部电极(41)时的接触面积(下部电极内孔41b的底面积)，而且下部电极(41)的厚度大于积层部(30)的BU导体层(32)的厚度。而且，下部导通孔导体(45)在下部电极内孔(41b)与绝缘层内孔(26b)的连接部位(J)处弯曲。因此，在热循环试验后，下部导通孔导体(45)与下部电极(41)之间不易产生剥离。
-
公开(公告)号：CN101278392A
公开(公告)日：2008-10-01
申请号：CN200680036225.6
申请日：2006-12-27
Applicant: 揖斐电株式会社
Inventor： 苅谷隆
CPC classification number: H01L23/49838 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L2224/16225 , H01L2224/16227 , H05K1/113 , H05K1/115 , H05K3/4602 , H05K3/4652 , H05K2201/0352 , H05K2201/09536 , H05K2201/096 , H05K2201/10674 , Y10T29/49139
Abstract: 一种多层印刷线路板，在积层布线层的表层上具有用于安装IC芯片等半导体元件的安装部，位于安装IC芯片等半导体元件的区域的正下方的通孔导体的间距小于位于其它区域的通孔导体的间距，从而抑制向所安装的IC芯片的处理器核心部的晶体管供给电源的延迟，难以发生误动作。
-
Patent Agency Ranking
公开(公告)号：CN1973590A
公开(公告)日：2007-05-30
申请号：CN200580021022.5
申请日：2005-06-24
Applicant: 揖斐电株式会社
CPC classification number: H01L21/6835 , H01L21/4857 , H01L2221/68345 , H01L2221/68363 , H01L2224/05001 , H01L2224/16 , H01L2224/16235 , H01L2924/0102 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/19041 , H01L2924/30105 , H01L2924/3011 , H05K1/162 , H05K3/4602 , H05K2201/0175 , H05K2201/0355 , H05K2201/09309 , H05K2201/09509 , H05K2201/09518 , H05K2201/09718 , H05K2203/0353 , Y10T29/435 , Y10T29/49117 , Y10T29/49124 , Y10T29/49128 , Y10T29/49147 , Y10T29/49155 , Y10T29/49165
Abstract: 本发明提供一种印刷配线板及其制造方法。在本发明的印刷配线板(10)中，上部电极连接部(52)的上部电极连接部第1部(52a)不与电容器部(40)接触地沿上下方向贯穿电容器部(40)，上部电极连接部(52)从上部电极连接部第2部(52b)经由设于电容器部(40)的上方的上部电极连接部第3部(52c)与上部电极(42)连接。另外，下部电极连接部(51)以不与电容器部(40)的上部电极(42)接触但与下部电极(41)接触的方式沿上下方向贯穿电容器部(40)。因此，在所堆积的过程中，即使用具有以2张金属箔夹持高介电层的结构以后成为电容器部(40)的高介电电容片覆盖了全表面之后，也能形成上部电极连接部(52)和下部电极连接部(51)。
-
公开(公告)号：CN1777989A
公开(公告)日：2006-05-24
申请号：CN200480010563.3
申请日：2004-09-22
Applicant: 揖斐电株式会社
IPC: H01L23/32
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/15311 , H01L2924/00
Abstract: 本发明提供可防止在封装基板中所搭载IC芯片，发生布线图案断线的中继基板。通过将中继基板(70)介于封装基板(10)与IC芯片(110)之间，便可吸收因热膨胀较大的多层印刷电路板(10)与热膨胀较小的IC芯片(110)之间的热膨胀率差所产生的应力。特别是构成中继基板(70)的绝缘性基板(80)，通过采用杨氏模量55～440GPa的材料，便可在中继基板(70)内吸收应力。
-
公开(公告)号：CN1625805A
公开(公告)日：2005-06-08
申请号：CN02801796.X
申请日：2002-02-06
Applicant: 揖斐电株式会社
IPC: H01L23/12
Abstract: 半导体芯片安装用基板2包括：在绝缘性树脂基体材料5的一个面一侧形成的第1导电性凸点12；布线图形15，从凸点12起朝向基体材料5的周边部分延伸地设置；充填通路孔9，从基体材料5的另一个面起到达布线图形15；以及第2导电性凸点13或导体焊盘19，位于该通路孔9的正上方并与其电连接。在第1导电性凸点12上预先安装半导体芯片3，通过经粘接剂交替地层叠该安装基板和具有容纳芯片3的开口部27和连接到第2导电性凸点13上的导体柱26或导体焊盘的层间构件20，在最外层上配置I/O布线基板30等的其它连接用电路基板，通过对该层叠体加热加压实现一体化来制造连接可靠性方面良好的、能实现高密度化和薄型化的半导体模块。
-
公开(公告)号：CN1181717C
公开(公告)日：2004-12-22
申请号：CN98809583.1
申请日：1998-10-12
Applicant: 揖斐电株式会社
IPC: H05K3/46
CPC classification number: B32B3/00 , H05K3/0094 , H05K3/383 , H05K3/384 , H05K3/385 , H05K3/4069 , H05K3/4602 , H05K2201/0209 , H05K2201/0212 , H05K2201/0215 , H05K2201/0257 , H05K2201/0347 , H05K2201/09536 , H05K2201/09563 , H05K2201/0959 , H05K2201/096 , Y10S428/901 , Y10T428/24917
Abstract: 本发明公开了一种由具有通孔的基板和位于该基板上并嵌在层间绝缘树脂层中的印制线路所构成的多层印制线路板，通孔有粗糙化的内表面并充满填料，通孔中的填料外露部分是被覆盖通孔的导体层覆盖的，位于通孔正上方的通道孔是与覆盖通孔的导体层相连接的。通孔与填料之间不会发生剥离现象，该印制线路板中通孔与内层电路间具有令人满意的连接可靠性，该印制线路板还具有高的布线密度。
-
公开(公告)号：CN1346309A
公开(公告)日：2002-04-24
申请号：CN00805923.3
申请日：2000-12-04
Applicant: 揖斐电株式会社
Inventor： 苅谷隆
CPC classification number: H05K3/4617 , H05K3/0035 , H05K3/28 , H05K3/384 , H05K3/388 , H05K3/4069 , H05K2201/0195 , H05K2201/0305 , H05K2201/0355 , H05K2201/0394 , H05K2203/0307 , H05K2203/0723 , H05K2203/1572 , Y10S428/901 , Y10T428/24917
Abstract: 在绝缘性基体材料的单面或两面上粘贴其一个面进行了粗糙化处理的铜箔的敷铜层叠板中,在进行了粗糙化处理的铜箔面上形成其熔点比锌的熔点低的金属层。此外,在铜箔的绝缘性基体材料的一个面上具有导体电路、对于从该绝缘性基体材料的另一个面到达导体电路的贯通孔形成了通路孔的印刷布线板用电路基板中,由于在绝缘性基体材料的一个面与导体电路之间,形成了其熔点比锌的熔点低的低熔点金属层,故可制造在连接电阻的稳定性方面良好的印刷布线板用电路基板。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.029 seconds)
