-
公开(公告)号：CN108109657A
公开(公告)日：2018-06-01
申请号：CN201711025955.2
申请日：2017-10-27
申请人： 东芝存储器株式会社
发明人： 梅泽裕介
CPC分类号： G11C16/3436 , G11C16/0466 , G11C16/08 , G11C16/14 , H01L27/11578
摘要： 实施方式提供一种抑制存储单元的尺寸的偏差的影响并使工作稳定性提高的半导体装置及其工作方法。实施方式的半导体装置包含第1存储单元、第2存储单元、第1字线、第1位线、以及第2位线。第1字线与第1存储单元的第1栅电极以及第2存储单元的第2栅电极连接。第1位线与第1存储单元的沟道的一端电连接。第2位线与第2存储单元的沟道的一端电连接。将第1存储单元以及第2存储单元的数据删除后，使第1栅电极与第1存储单元的沟道之间的第1电压，不同于第2栅电极与第2存储单元的沟道之间的第2电压，使第1存储单元以及第2存储单元的阈值电压偏移。
-
公开(公告)号：CN108108308A
公开(公告)日：2018-06-01
申请号：CN201710839918.9
申请日：2017-09-18
申请人： 爱思开海力士有限公司
发明人： 宋海龙
IPC分类号： G06F12/02
CPC分类号： G11C16/3431 , G11C16/08 , G11C16/10 , G11C16/16 , G11C2029/0411
摘要： 本发明公开了一种存储器系统，其可以包括：非易失性存储器装置，其适于存储请求写入的数据；以及控制器，其包括适于存储请求写入的数据的元数据的第一易失性存储器区域和适于存储元数据的元日志的第二易失性存储器区域，该控制器可以根据元数据的逻辑地址范围存储元数据或元日志。
-
公开(公告)号：CN104704570B
公开(公告)日：2018-05-15
申请号：CN201380053837.6
申请日：2013-10-09
申请人： 硅存储技术公司
CPC分类号： G11C5/145 , G11C8/08 , G11C11/5628 , G11C16/08 , G11C16/10
摘要： 非易失性存储器装置包括非易失性存储器单元的N个平面(102a,102b)（其中N为大于1的整数）。非易失性存储器单元(10)的每个平面包括按行(22)和列(20)配置的多个存储器单元。所述N个平面中的每个均包括栅线(26,14,28)，所述栅线跨过在其中的所述存储器单元的所述行来延伸，但不延伸到非易失性存储器单元的N个平面的其它平面。控制器被配置为将多个数据字中的每个分成N个分段字，并且将每个数据字的N个分段字中的每个编程到非易失性存储器单元的N个平面中的不同的一个中。所述控制器针对所述编程使用编程电流和编程时间周期，并且可被配置为以因数改变所述编程电流，并且以所述因数相反地改变所述编程时间周期。
-
公开(公告)号：CN105321542B
公开(公告)日：2018-04-24
申请号：CN201410798382.7
申请日：2014-12-19
申请人： 旺宏电子股份有限公司
IPC分类号： G11C7/12 , H01L21/28 , H01L21/768 , H01L21/266 , H01L27/11573 , H01L27/11578
CPC分类号： G11C16/08 , G11C8/14 , H01L21/266 , H01L21/28052 , H01L21/76895 , H01L27/11573 , H01L27/11578
摘要： 本发明公开了一种存储器装置、集成电路装置及其制造方法。该集成电路装置包括：基板上的存储单元阵列；行/列线配置在阵列中；行/列线包含通路晶体管，通路晶体管在第一图案层内包括半导体层带；半导体层带包括半导体通道主体、接触区域及延伸部；接触区域位于半导体通道主体的一侧，延伸部位于半导体通道主体的另一侧，并延伸至阵列内的存储单元；选择线位于第二图案化层，第二图案化层横跨半导体通道主体。通路晶体管结构可实施于阵列中用于行/列线的扇出结构。
-
公开(公告)号：CN107919144A
公开(公告)日：2018-04-17
申请号：CN201710913036.2
申请日：2017-09-29
申请人： 拉碧斯半导体株式会社
发明人： 谷川博之
IPC分类号： G11C5/14
CPC分类号： G11C16/30 , G11C5/145 , G11C7/04 , G11C8/08 , G11C16/08 , G11C16/26 , G11C16/3418 , H02M3/07 , G11C5/147
摘要： 本发明的目的在于提供一种对于包含电荷泵电路的电源电路能够实现低功耗化的电源电路以及半导体存储装置。本发明的电源电路包括：电荷泵部，对电源电压进行升压以生成升压电压并予以输出；电压监测部，对由升压电压进行分压所得的分压电压与规定的参考电压的电压大小进行比较判定；电荷泵控制部，若该比较判定的结果表示分压电压为参考电压以下，则使电荷泵部进行动作，另一方面，若表示分压电压大于参考电压，则使电荷泵部停止；以及电压监测控制部，使电压监测部间歇地停止。
-
公开(公告)号：CN107871521A
公开(公告)日：2018-04-03
申请号：CN201710231829.6
申请日：2017-04-11
申请人： 华邦电子股份有限公司
CPC分类号： G11C11/5642 , G11C7/1051 , G11C16/0483 , G11C16/26 , G11C16/32 , G11C29/46 , H03K19/08 , G11C16/08 , G06F12/0246
摘要： 本发明提供一种半导体存储装置、快闪存储器及其连续读出方法，实现页面的连续读出的高速化。本发明的快闪存储器(100)包括：存储胞元阵列(110)；页面读出部件，选择存储胞元阵列(110)的页面，将选择页面的数据读出至页面缓冲器/读出电路(180)；页面信息保存部(160)，保存与连续读出的范围相关的页面信息；以及控制部(150)，控制页面的连续读出。控制部(150)基于页面信息来判定是否继续连续读出，在判定为继续的情况下，即使芯片选择信号被切换，仍可无页面数据读出命令及页面地址的输入地进行连续读出。
-
公开(公告)号：CN107870741A
公开(公告)日：2018-04-03
申请号：CN201710804654.3
申请日：2017-09-08
申请人： 三星电子株式会社
IPC分类号： G06F3/06
CPC分类号： G11C7/22 , G11C7/10 , G11C7/1045 , G11C7/222 , G11C8/12 , G11C16/08 , G11C16/32 , G11C29/023 , G11C29/028 , G11C29/50012 , G06F3/0626 , G06F3/0671
摘要： 公开了一种电子装置，所述电子装置包括：应用处理器，被配置为生成参考时钟；第一存储装置，被配置为通过时钟输入端口从应用处理器接收参考时钟，向时钟输出端口输出参考时钟，并通过利用参考时钟与应用处理器通信；以及第二存储装置，被配置为从时钟输出端口接收参考时钟，并利用参考时钟与第一存储装置通信。
-
公开(公告)号：CN107833591A
公开(公告)日：2018-03-23
申请号：CN201710733512.2
申请日：2017-08-24
申请人： 东芝存储器株式会社
CPC分类号： G11C16/34 , G11C5/147 , G11C8/08 , G11C16/045 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/105 , G11C16/26 , G11C16/30 , G11C29/12005 , G11C2029/1204 , H01L27/1157 , H01L27/11582 , G11C7/1075 , G11C8/16
摘要： 本发明提供一种半导体装置，能够抑制因存储单元的位置而导致的写入时的阈值电压的偏差。实施方式的半导体装置包括第一存储单元、第二存储单元、第一字线、第一位线、第二位线、源极线以及行控制电路。第一存储单元的第一栅极以及第二存储单元的第二栅极与第一字线连接。第一位线与第一存储单元电连接。第二位线与第二存储单元连接。行控制电路向第一字线输出第一编程电压。在使第一存储单元以及第二存储单元各自的阈值电压偏移时，使第一栅极和第一存储单元的沟道之间的第一电压、与第二栅极和第二存储单元的沟道之间的第二电压不同。
-
公开(公告)号：CN107785049A
公开(公告)日：2018-03-09
申请号：CN201710140180.7
申请日：2017-03-10
申请人： 东芝存储器株式会社
发明人： 原田佳和
CPC分类号： G11C16/26 , G06F11/00 , G06F11/10 , G06F11/1068 , G11C7/1063 , G11C11/5642 , G11C16/0483 , G11C16/32 , G11C16/34 , G11C16/3427 , G11C16/08 , G11C16/24 , G11C16/30
摘要： 实施方式提供一种能够提高处理能力的半导体存储装置及存储器系统。实施方式的半导体存储装置包含：存储单元阵列(11)，包含至少可存储分别对应于第1及第2阈值分布的第1及第2数据中的任一数据的多个存储单元(MT)；字线(WL)，共通地连接于多个存储单元；以及控制电路(17)，进行读出动作。控制电路(17)在读出第1数据的情况下，对字线(WL)至少施加第1至第3电压，进行至少3次读出，且在读出第2数据的情况下，基于第1数据的读出结果，对字线(WL)施加第4电压而进行读出。
-
公开(公告)号：CN107731259A
公开(公告)日：2018-02-23
申请号：CN201710682238.0
申请日：2017-08-10
申请人： 爱思开海力士有限公司
CPC分类号： G06F3/061 , G06F3/0679 , G11C11/5642 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/28 , G11C29/021 , G11C29/026 , G11C29/028 , G11C29/42 , G11C16/26 , G11C16/3404
摘要： 本发明涉及一种存储器系统的设备及其操作方法，该存储器系统的设备包括：多个存储器装置；以及控制器，其与多个存储器装置联接，且其被配置成确定具有多个读取参考电压的读取参考电压的范围，该读取参考电压实现最小的rBER；至少根据读取参考电压的范围计算最佳读取参考电压；至少根据最佳读取参考电压实现rBER；并且至少利用最佳读取参考电压执行错误校正进程。
-
-
-
-
-
-
-
-
-
搜索结果
703 条记录 (耗时 0.046 秒)