公开(公告)号：CN101388396B

公开(公告)日：2012-07-04

申请号：CN200810169775.6

申请日：2002-11-18

申请人： 夏普株式会社

发明人： 岩田浩 ,  柴田晃秀

IPC分类号： H01L27/115 ,  H01L27/12 ,  H01L23/522 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26

CPC分类号： H01L29/66833 ,  B82Y10/00 ,  G11C16/0466 ,  H01L21/84 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/118 ,  H01L27/1203 ,  H01L29/792 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一种半导体存储器件，它具有形成在半导体层中的第一导电类型区、形成在半导体层中且与第一导电类型区相接触的第二导电类型区、排列在半导体层上横跨第一和第二导电类型区的边界的存储功能元件、以及提供在第一导电类型区上且经由绝缘膜而与存储功能元件相接触的电极，以及一种包含此半导体存储器件的电子装置。借助于构成基本上一种器件的可选择的存储单元，本发明完全适应按比例缩小和高密度集成。

公开(公告)号：CN100359688C

公开(公告)日：2008-01-02

申请号：CN99104839.3

申请日：1999-04-07

申请人： 松下电器产业株式会社

发明人： 石仓聪

IPC分类号： H01L27/00 ,  H01L21/82

CPC分类号： H01L27/118 ,  G06F17/5072 ,  G06F17/5077 ,  H01L24/02 ,  H01L27/0255 ,  H01L27/11807 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/30105

摘要： 每个包括缓冲器或反相器和与缓冲器或反相器的输入管脚连接的用于防止天下损坏或天线规则失效发生的n+扩散层-P阱型保护二极管的中继器单元预先用登记装置(511)登记，作为要在单元库(505)中要登记的单元。用确定装置(514)确定引到栅极的布线导体是否是超过半导体器件中的容许天线比的天线比，如果布线导体超过可容许的天线比，用选择装置(515)把一个或多个中继器单元插入布线导体的任意点。

公开(公告)号：CN100336198C

公开(公告)日：2007-09-05

申请号：CN03155598.5

申请日：2003-08-29

申请人： 株式会社日立制作所

发明人： 村田知生 ,  矢吹忍 ,  山下毅雄

IPC分类号： H01L21/768 ,  G06F17/50

CPC分类号： H01L27/118 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

摘要： 提供一种半导体装置及其制造方法。该半导体装置包含：沿第1方向延伸的第1布线；和通过连接部分与第1布线相连并沿与第1方向正交的第2方向延伸的第2布线，该第2布线具有从连接部分沿与第2方向的相反方向凸出的剩余部分，其中，在设置第1布线和第2布线时使得连接部分的中心从第1布线的中心沿第2方向发生偏移，并且在连接部分的下面设置第1布线的凸出部分。

公开(公告)号：CN1770448A

公开(公告)日：2006-05-10

申请号：CN200510079922.7

申请日：2005-06-27

申请人： 富士通株式会社

发明人： 松原裕之

IPC分类号： H01L27/00 ,  H01L21/82

CPC分类号： H01L27/118 ,  G06F17/5068 ,  H01L27/0207

摘要： 本发明公开了一种母片型半导体集成电路，该半导体集成电路具有基体层和多个线路层，其中，在基体层上形成有实现特定电路功能的多个基体图案，多个线路层包括其线路图案可由用户改变的可变线路图案和其线路图案不可由用户改变的固定线路层，在这样的母片型半导体集成电路中，多个基体图案预先固定并放置在整个芯片表面上能够在基体层中形成基体图案的区域处，从而，可以通过只设计可变线路层的线路，并在用户侧产生用于形成线路层中所设计线路的掩模，来制造对应于使用目的的半导体集成电路。

公开(公告)号：CN1116699C

公开(公告)日：2003-07-30

申请号：CN97125661.6

申请日：1997-12-25

申请人： 冲电气工业株式会社

发明人： 田代雅久

IPC分类号： H01L21/82 ,  H01L21/66

CPC分类号： H01L27/118

摘要： 一种半导体集成电路的芯片布局，包括多个器件图形，设计成能形成具有单一电源的半导体衬底；以及金属布线图形，被形成在该半导体衬底上。把该金属布线图形分成为多个装置，以提供多个电源通路。

公开(公告)号：CN1169035A

公开(公告)日：1997-12-31

申请号：CN97109977.4

申请日：1997-02-22

申请人： 冲电气工业株式会社

发明人： 品川德明

IPC分类号： H01L27/105 ,  H01L21/8239 ,  H01L21/768

CPC分类号： H01L23/5225 ,  H01L27/118 ,  H01L2924/0002 ,  H01L2924/00

摘要： 在门阵列和存储器组合在一个单独的半导体基底的集成电路内，在多个金属化层内布线互连线。在具有存储器和门阵列互连线的每层内，存储器互连线在存储器区域上方布线，而门阵列互连在门阵列区域上方以不同的方向布线。在只具有门阵列互连线的层中，一些线越过存储器区域，直接在电源供线上面或屏蔽线的布线正好提供在层的下面。

公开(公告)号：CN1031305C

公开(公告)日：1996-03-13

申请号：CN89101686.4

申请日：1989-03-24

申请人： 国际商业机器公司

发明人： 爱德娃得·弗朗西丝·卡丽坎恩 ,  约翰·唐纳德·戴维斯 ,  约翰·法利·艾维 ,  斯科特·阿伦·马科伯 ,  约瑟夫·米卡尔·莫斯利 ,  阿伦·莱斯利·马尔格拉维 ,  菲利普·弗兰克·诺特 ,  克拉伦斯·伊凡·彼得斯恩 ,  菲利普·艾得娃·彼利茨拉夫

IPC分类号： H01L27/02 ,  H03L7/06

CPC分类号： H01L27/118 ,  H03K19/003 ,  H03L7/07 ,  H03L7/0995 ,  H03L7/23

摘要： 本发明是一种单个逻辑门阵列芯片，第一部分产生一个或多个时钟信号，其余部分为逻辑电路。第一部分使用的门阵列元与其余部分的逻辑电路所包含的门阵列元相同。这两个部分均由相同的门阵列金属化图形供电。某些时钟信号源的元与正常的芯片供电总线断开，代之以由各自的控制信号发生器来供电。每一个控制信号均代表一给定的时钟信息和基准信号之间的频率差。由给定控制信号供电的各元引入一个同等大小的信号延迟，以便迫使时钟信号频率与基准信号频率之间有一个预先确定的关系。

公开(公告)号：CN103915407A

公开(公告)日：2014-07-09

申请号：CN201410007118.7

申请日：2014-01-07

申请人： 飞思卡尔半导体公司

发明人： 维什哈·古普塔 ,  普涅特·多德加 ,  汉斯·拉杰·辛格

IPC分类号： H01L23/50

CPC分类号： G06F17/5077 ,  G06F7/38 ,  G06F17/5054 ,  G06F17/5072 ,  H01L23/525 ,  H01L25/00 ,  H01L27/0207 ,  H01L27/118 ,  H01L2924/0002 ,  H03K19/173 ,  H03K19/177 ,  H03K19/17736 ,  H01L2924/00

摘要： 本发明涉及集成电路的可配置电路和网状结构。集成电路（IC）设计包括在网状结构中被布置以便于在设计内的不同平台或逻辑块之间路由信号的可配置电路。每一个可配置电路具有半导体元件，其带有在第一半导体层中的输入和输出端子、在第二半导体层中与网状结构的方向相对应的输入/输出（I/O）端口、允许信号在第一方向上行进以被接收的可配置输入通孔以及允许输出信号在第二方向上从所述可配置电路输出的可配置输出通孔。

公开(公告)号：CN101918948B

公开(公告)日：2013-07-24

申请号：CN200980102232.5

申请日：2009-01-08

申请人： 益华公司

发明人： 克里斯托夫·皮埃拉

IPC分类号： G06F17/50

CPC分类号： H01L21/3086 ,  H01L21/3088 ,  H01L27/118

摘要： 半导体装置优化的系统及方法包含用以确定用于所述半导体装置的层的数据集的系统及方法，其中操作包含：接收界定半导体装置的层中的牺牲材料的多个原始图案的数据集，其中使用牺牲材料的所述原始图案来界定间隔件材料的放置以界定所述半导体装置的电路元件的图案化；确定跨越所述半导体装置的所述层的一部分的区域中的牺牲材料的所述多个原始图案的密度；及扩充所述数据集以包含所述层的具有比阈值密度低的密度的区域中的牺牲材料的额外图案。

公开(公告)号：CN100341110C

公开(公告)日：2007-10-03

申请号：CN03808182.2

申请日：2003-04-11

申请人： 株式会社爱德万测试

发明人： 罗基特·拉尤斯曼 ,  矢元裕明

IPC分类号： H01L21/02 ,  H01L21/822 ,  H01L27/04 ,  G01R31/28

CPC分类号： G01R31/318314 ,  G01R31/31704 ,  G01R31/31917 ,  G06F17/5022 ,  H01L27/118

摘要： 一种用于LSI的制造过程采用事件测试器以避免原型保持。该LSI制造方法包括如下步骤：在EDA(电子设计自动化)环境下设计LSI，以便产生被设计LSI的设计数据；利用测试台在EDA环境下在LSI设计的器件模型上进行逻辑仿真，并作为逻辑仿真的结果产生事件基测试矢量的测试矢量文件；通过操作事件测试仿真器利用设计数据和测试台检验仿真数据文件；利用设计数据通过制造供应者产生原型LSI；和使用测试矢量文件和仿真数据文件事件测试器测试原型LSI，并将测试结果反馈给EDA环境或制造供应者。