公开(公告)号：CN104425505A

公开(公告)日：2015-03-18

申请号：CN201410056333.6

申请日：2014-02-19

申请人： 爱思开海力士有限公司

发明人： 李尚洙

IPC分类号： H01L27/115 ,  H01L29/10 ,  H01L21/8247

CPC分类号： H01L27/11582 ,  H01L21/30604 ,  H01L21/4846 ,  H01L21/486 ,  H01L29/66833 ,  H01L29/7926

摘要： 一种半导体器件包括：层叠组，每个层叠组包括层间绝缘图案和导电图案并且层叠成至少两个层级，其中，绝缘图案和导电图案在衬底之上交替地层叠并且通过缝隙分隔开；以及支撑体，其包括孔并且形成在层叠组之间。

公开(公告)号：CN104347636A

公开(公告)日：2015-02-11

申请号：CN201310618009.4

申请日：2013-11-27

申请人： 爱思开海力士有限公司

发明人： 金南局 ,  李南宰 ,  韩光熙 ,  金日策 ,  安相铉

IPC分类号： H01L27/115 ,  H01L29/10 ,  H01L29/423

CPC分类号： G11C16/0425 ,  G11C16/0483 ,  H01L27/11551 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7926

摘要： 一种半导体存储器件包括：存储块，所述存储块包括形成在位线和源极线之间的存储串，其中，位线和源极线形成在衬底上，每个存储串包括连接在位线和形成在衬底上的管道晶体管之间的上级单元串，以及连接在源极线和管道晶体管之间的下级单元串；以及操作电路，所述操作电路被配置成将操作电压施加至存储串以执行编程操作，以及将不同的电压施加至与存储块中的同一位线连接的存储串的管道晶体管。

公开(公告)号：CN102034760B

公开(公告)日：2014-11-19

申请号：CN201010505766.7

申请日：2010-09-29

申请人： 三星电子株式会社

发明人： 金镇瑚 ,  孙丙根 ,  金汉洙 ,  李源俊 ,  张大铉

IPC分类号： H01L21/8239 ,  H01L21/28 ,  H01L21/3213 ,  H01L27/105

CPC分类号： H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/42336 ,  H01L29/42352 ,  H01L29/4236 ,  H01L29/66666 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7827 ,  H01L29/7889 ,  H01L29/7926

摘要： 本发明提供了一种三维半导体存储器器件及其制造方法。制造半导体存储器器件的方法包括：在衬底上，交替并重复地堆叠牺牲层和绝缘层；形成穿过所述牺牲层和所述绝缘层的有源图案；对所述绝缘层和所述牺牲层连续构图，以形成沟槽；去除所述沟槽中暴露的牺牲层以形成凹进区，暴露所述有源图案的侧壁；在所述衬底上形成信息储存层；在所述信息储存层上形成栅传导层，使得所述栅传导层填充所述凹进区并且限定所述沟槽中的空区，所述空区由所述栅传导层环绕；以及对所述栅传导层执行各向同性蚀刻工艺，以在所述凹进区中形成栅电极，使得所述栅电极彼此分开。

公开(公告)号：CN104124251A

公开(公告)日：2014-10-29

申请号：CN201410291273.6

申请日：2010-08-25

申请人： 美光科技公司

发明人： 尼马尔·拉马斯瓦米 ,  古尔特杰·S·桑胡

IPC分类号： H01L27/115 ,  H01L29/06

CPC分类号： H01L21/28282 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/792 ,  H01L29/7926

摘要： 本发明涉及基于电荷陷阱的存储器。本发明描述制作3D电荷陷阱存储器单元的方法连同包含所述3D电荷陷阱存储器单元的设备及系统。在由导电及绝缘材料交替层形成的平面堆叠中，可形成大致垂直开口。在所述垂直开口内侧，可形成包括第一层、电荷陷阱层、穿隧氧化物层及外延硅部分的大致垂直结构。本发明还描述额外实施例。

公开(公告)号：CN104078467A

公开(公告)日：2014-10-01

申请号：CN201310334794.0

申请日：2013-08-02

申请人： 爱思开海力士有限公司

发明人： 李起洪 ,  皮昇浩 ,  宾眞户

IPC分类号： H01L27/115

CPC分类号： H01L23/53238 ,  H01L21/764 ,  H01L21/76816 ,  H01L21/7682 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53266 ,  H01L27/11517 ,  H01L27/11519 ,  H01L27/11556 ,  H01L27/11563 ,  H01L27/11565 ,  H01L27/11582 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/7926 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一种半导体器件可以包括：柱体；以及多个导电层，所述多个导电层被层叠同时包围所述柱体，且包括多个第一区和多个第二区，所述第一区包括非导电材料层，所述第二区包括导电材料层，其中所述第一区和所述第二区交替布置。

公开(公告)号：CN104022119A

公开(公告)日：2014-09-03

申请号：CN201410063137.1

申请日：2014-02-25

申请人： 飞思卡尔半导体公司

发明人： 姜盛泽 ,  洪全敏

IPC分类号： H01L27/115 ,  H01L21/8247

CPC分类号： H01L29/7926 ,  H01L21/28282 ,  H01L29/4234 ,  H01L29/42348 ,  H01L29/66833

摘要： 本发明涉及分裂栅极非易失性存储器(NVM)单元及其方法。分裂栅极存储器结构包括：有源区的柱（14），具有设置在柱的第一端处的第一源极/漏极区、设置在柱的与第一端相对的第二端处的第二源极/漏极区、以及位于第一和第二源极/漏极区（42，38）之间的沟道区（40）。柱具有延伸于第一端和第二端之间的主表面，其中主表面暴露出第一源极/漏极区、沟道区和第二源极/漏极。选择栅极与第一源极/漏极区和沟道区的第一部分相邻，其中选择栅极围绕柱的主表面。电荷存储层与第二源极/漏极区和沟道区的第二部分相邻，其中电荷存储层围绕柱的主表面。控制栅极与电荷存储层相邻，其中控制栅极围绕柱。

公开(公告)号：CN103748671A

公开(公告)日：2014-04-23

申请号：CN201280041348.4

申请日：2012-08-16

申请人： 大日本网屏制造株式会社 ,  中央硝子株式会社

发明人： 基村雅洋 ,  梅崎智典 ,  菊池亚纪应

IPC分类号： H01L21/8247 ,  H01L21/28 ,  H01L21/3065 ,  H01L21/3213 ,  H01L21/336 ,  H01L21/768 ,  H01L27/115 ,  H01L29/423 ,  H01L29/49 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L21/32135 ,  H01L21/30604 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/6719 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

摘要： 一种图案形成方法，其能够在基板上形成从层叠有绝缘膜和导电性膜的层叠膜上所形成的孔的内周面开始有选择性且精度优良地使导电性膜后退的图案。一种图案形成方法，其包括：在基板上以交替方式层叠绝缘膜和多晶硅膜，从而形成分别含有至少两层的前述绝缘膜和前述多晶硅膜的层叠膜的工序；在前述层叠膜上形成贯通至少两层的前述绝缘膜和至少两层的前述多晶硅膜的孔的工序；以及，将用非活性气体稀释氟系卤素气体而成的蚀刻气体导入所述孔内进行各向同性蚀刻，由此从所述孔的侧壁开始有选择性地蚀刻所述多晶硅膜的选择蚀刻工序。

公开(公告)号：CN103579252A

公开(公告)日：2014-02-12

申请号：CN201310111295.5

申请日：2013-04-01

申请人： 爱思开海力士有限公司

发明人： 郭秀畅

IPC分类号： H01L27/115 ,  H01L21/8247

CPC分类号： H01L29/792 ,  H01L27/11582 ,  H01L29/66666 ,  H01L29/66833 ,  H01L29/7926

摘要： 本发明公开了一种非易失性存储器件，所述非易失性存储器件包括：形成在衬底之上的多个沟道连接层；填充所述多个沟道连接层之间的空间的第一栅电极层；栅电介质层，所述栅电介质层插入在每个沟道连接层与第一栅电极层之间；层叠结构，所述层叠结构形成在所述多个沟道连接层和第一栅电极层之上，所述层叠结构包括交替层叠的多个层间电介质层和多个第二栅电极层；沟道层对，所述沟道层对被形成为穿通层叠结构且与所述多个沟道连接层中的每个沟道连接层连接；以及存储层，所述存储层插入在每个沟道层与每个第二栅电极层之间。

公开(公告)号：CN103579251A

公开(公告)日：2014-02-12

申请号：CN201310110539.8

申请日：2013-04-01

申请人： 爱思开海力士有限公司

发明人： 安正烈

IPC分类号： H01L27/115 ,  H01L21/8247

CPC分类号： H01L29/792 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/66666 ,  H01L29/66833 ,  H01L29/7926

摘要： 本发明公开了一种非易失性存器件，所述非易失性存储器件包括：层叠结构，所述层叠结构被设置在衬底之上，并且具有交替层叠的多个层间电介质层和导电层；多个孔，所述多个孔被形成为穿通层叠结构以暴露出衬底；第一存储层和第二存储层，所述第一存储层和所述第二存储层分别形成在每个孔的周缘中；以及第一沟道层和第二沟道层，所述第一沟道层和所述第二沟道层分别形成在第一存储层和第二存储层上。

公开(公告)号：CN103579125A

公开(公告)日：2014-02-12

申请号：CN201310089484.7

申请日：2013-03-20

申请人： 爱思开海力士有限公司

发明人： 卢侑炫

IPC分类号： H01L21/8247 ,  H01L27/115

CPC分类号： H01L29/792 ,  H01L27/11573 ,  H01L27/11582 ,  H01L29/66666 ,  H01L29/66833 ,  H01L29/7926

摘要： 本发明公开了一种非易失性存储器件及其制造方法，所述方法包括以下步骤：在限定单元区和外围区并且具有源极区的衬底之上形成层叠结构，所述层叠结构包括层间电介质层和牺牲层；穿过单元区的层叠结构而形成与衬底连接的沟道层；在单元区的层叠结构中形成第一缝隙；在层叠结构中形成第二缝隙，所述第二缝隙包括第一部分和第二部分；去除经由第一缝隙和第二缝隙暴露出的牺牲层；形成导电层以填充去除了牺牲层的空间；在第二缝隙中形成绝缘层；以及通过将导电材料掩埋在形成有绝缘层的第二缝隙的第一部分中来形成源极接触。