公开(公告)号：CN116314030A

公开(公告)日：2023-06-23

申请号：CN202210795276.8

申请日：2022-07-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张佩珊 ,  赵翊翔 ,  黄俊贤 ,  徐鹏皓 ,  李佳杰 ,  张淑兰 ,  郑雅忆 ,  陈靖怡 ,  林威戎 ,  张志维 ,  蔡明兴

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开涉及半导体器件的接触件特征及其形成方法。一种方法包括在源极/漏极区域之上形成电介质层。在电介质层中形成开口。开口暴露源极/漏极区域的一部分。在开口的侧壁和底部上形成导电内衬。对导电内衬的暴露表面执行表面改性工艺。表面改性工艺在导电内衬之上形成表面涂层。去除表面涂层，以暴露导电内衬。从开口的侧壁去除导电内衬。以自下而上的方式用导电材料填充开口。导电材料与导电内衬的剩余部分和电介质层实体接触。

公开(公告)号：CN109427898B

公开(公告)日：2022-05-31

申请号：CN201711287662.1

申请日：2017-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王菘豊 ,  许志成 ,  黄鸿仪 ,  张志维 ,  徐志安

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明实施例提供一种形成半导体器件的方法，其包括形成源极/漏极区，以及在真空腔室或真空集群系统中进行选择性沉积以在源极/漏极区上形成金属硅化物层，并且在与源极/漏极区相邻的介电区上形成金属层。该方法还包括选择性地蚀刻真空腔室中的金属层，并且在金属硅化物层上选择性地形成金属氮化物层。在真空腔室或真空集群系统中进行选择性地形成金属氮化物层而未破真空。本发明实施例还提供另外两种形成半导体器件的方法。

公开(公告)号：CN110223954B

公开(公告)日：2021-08-17

申请号：CN201810998352.9

申请日：2018-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢炜业 ,  张志维 ,  李弘贸 ,  黄俊贤 ,  黄昱明 ,  蔡彦明 ,  王毓萱 ,  陈泓旭 ,  陈昱恺 ,  郑宇彣

IPC: H01L21/768 ,  H01L21/8234 ,  H01L23/528 ,  H01L27/088

Abstract: 本发明的实施例总体性地提供与包括阻挡层的导电部件相关的实例及其方法。在实施例中，在穿过介电层直至源极/漏极区的开口中沉积金属层。金属层沿着源极/漏极区并且沿着介电层的至少部分地限定开口的侧壁。氮化金属层包括实施包括至少一次方向依赖性的等离子体工艺的多次等离子体工艺。通过多次等离子体工艺使金属层的部分保持未被氮化。形成硅化物区，其包括使金属层的未氮化部分与源极/漏极区的部分反应。在位于金属层的氮化部分上的开口中设置导电材料。

公开(公告)号：CN113161321A

公开(公告)日：2021-07-23

申请号：CN202110255869.0

申请日：2021-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁顺鑫 ,  蔡纯怡 ,  张志维 ,  黄俊贤 ,  黄鸿仪 ,  林耕竹 ,  张根育 ,  王菘豊 ,  朱家宏 ,  张旭凯

IPC: H01L23/538 ,  H01L27/088 ,  H01L21/768 ,  H01L21/8234

Abstract: 本发明描述了用于形成配置为防止外扩散的钴原子迁移至上部金属化层中的覆盖层的方法。在一些实施例中，方法包括：在包括钌的无衬垫导电结构上沉积钴扩散阻挡层，其中，沉积钴扩散阻挡层包括形成与无衬垫导电结构自对准的钴扩散阻挡层。方法还包括：在钴扩散阻挡层上沉积具有蚀刻停止层和介电层的堆叠件；以及在堆叠件中形成开口以暴露钴扩散阻挡层。最后，方法包括：在钴扩散阻挡层上形成导电结构。本申请的实施例还涉及半导体结构和形成半导体结构的方法。

公开(公告)号：CN111834291A

公开(公告)日：2020-10-27

申请号：CN202010303587.9

申请日：2020-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄俊贤 ,  锺长廷 ,  林韦诚 ,  林威戎 ,  张志维

IPC: H01L21/768 ,  H01L21/336

Abstract: 一种半导体装置的制造方法，在此公开形成鳍式场效晶体管装置的源极/漏极区的接触件和栅极堆叠的接触插塞的方法。此方法包含蚀刻接触开口穿过介电层以露出第一源极/漏极接触件的表面，以及修复沿着接触开口的侧壁表面和沿着介电层的平坦表面的氧化硅结构，以避免随后选择性沉积导电填充材料期间和随后蚀刻其他接触开口期间发生选择性损失的缺陷。此方法还包含实施选择性由下至上的导电填充材料的沉积以形成第二源极/漏极接触件。根据一些方法，一旦形成第二源极/漏极接触件，就可以在栅极堆叠上形成接触插塞。

公开(公告)号：CN110277347A

公开(公告)日：2019-09-24

申请号：CN201810937837.7

申请日：2018-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈品彣 ,  赖加瀚 ,  张志维 ,  傅美惠 ,  蔡明兴 ,  林威戎 ,  汪于仕 ,  郑雅忆 ,  陈怡利

IPC: H01L21/768

Abstract: 本发明提供了与诸如金属接触件、通孔、线等的导电部件和用于形成那些导电部件的方法相关的示例性实施例。在一些实施例中，一种结构包括：第一介电层，位于衬底上方；第一导电部件，穿过第一介电层，第一导电部件包括第一金属；第二介电层，位于第一介电层上方；以及第二导电部件，穿过第二介电层，具有延伸至第一导电部件的下部凸形表面，其中，第二导电部件的下部凸形表面具有在第二介电层的底部边界下方横向延伸的尖端。本发明的实施例还涉及使用自下而上填充沉积的导电部件形成和结构。

公开(公告)号：CN100552904C

公开(公告)日：2009-10-21

申请号：CN200710109025.5

申请日：2007-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴启明 ,  林正堂 ,  张志维 ,  眭晓林

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/3205 ,  H01L29/78 ,  H01L29/43 ,  H01L29/49

CPC classification number: H01L21/26506 ,  H01L21/2658 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/78654

Abstract: 本发明提供一种半导体结构及其形成方法，包括：提供半导体衬底；在该半导体衬底上形成栅极叠层；在邻接于该栅极叠层处形成含硅化合物应力源，其中该含硅化合物应力源还包括额外元素，该额外元素可与硅形成化合物；将在低温下不会形成硅化物的离子注入至该含硅化合物应力源内，以对该含硅化合物应力源的上部进行非晶化；当该含硅化合物应力源的上部为非晶化态时，在该含硅化合物应力源上形成金属层；以及进行退火工艺，使得该金属层与该含硅化合物应力源反应而形成硅化物区。本发明利用具有分散锗的功能的PAI工艺，能够避免漏电流增加，减少不同硅化合物之间的厚度差异。

公开(公告)号：CN100452386C

公开(公告)日：2009-01-14

申请号：CN200510074901.6

申请日：2005-06-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王俊杰 ,  彭兆贤 ,  吴启明 ,  张志维 ,  眭晓林

IPC: H01L23/52 ,  H01L21/318 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/76843 ,  H01L21/02129 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/28562 ,  H01L21/31625 ,  H01L23/482 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是关于一种半导体装置及其制造方法，所述半导体装置包括：一基底；至少一晶体管，位于该基底上；一介电层，覆盖该晶体管且具有一开口，露出该晶体管的一有源区；一氮化钽阻障层，顺应地衬覆于该开口内，其中该氮化钽阻障层是原子层沉积而成且具有少于20埃的厚度；以及一铜层，位于该氮化钽阻障层上并填入于该开口。本发明所述半导体装置及其制造方法可有效防止如铜扩散的金属扩散问题。

公开(公告)号：CN101246831A

公开(公告)日：2008-08-20

申请号：CN200710137155.X

申请日：2007-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅学弘 ,  张志维 ,  陈世昌 ,  张锦标 ,  潘兴强 ,  林威戎 ,  黄宗勋

IPC: H01L21/66

CPC classification number: G01R31/2831 ,  H01L22/12

Abstract: 在半导体制造工艺中测试晶圆以及找出产生缺陷原因的方法。一种在晶圆上形成当前最上层之后测试晶圆的方法。在形成当前最上层后收集晶圆的由多个晶圆曲率变化量推导得出应力数据。应力数据包括：晶圆上有限区域集合中各区域的x方向应力与y方向应力，上述应力是由各区域的x方向及y方向晶圆曲率变化量推导得出；以及由xy平面晶圆曲率变化量推出的xy平面剪切应力，其中xy平面晶圆曲率变化量为有限区域集合中各区域的晶圆扭转变化量。计算并使用应力梯度向量(及其基准)评估一个或多个目前层。本发明能指出有问题的步骤或程序，实现测试方法的完全自动化。

公开(公告)号：CN101150070A

公开(公告)日：2008-03-26

申请号：CN200710109025.5

申请日：2007-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴启明 ,  林正堂 ,  张志维 ,  眭晓林

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/3205 ,  H01L29/78 ,  H01L29/43 ,  H01L29/49

CPC classification number: H01L21/26506 ,  H01L21/2658 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/78654

Abstract: 本发明提供一种半导体结构及其形成方法，包括：提供半导体衬底；在该半导体衬底上形成栅极叠层；在邻接于该栅极叠层处形成含硅化合物应力源，其中该含硅化合物应力源还包括额外元素，该额外元素可与硅形成化合物；将在低温下不会形成硅化物的离子注入至该含硅化合物应力源内，以对该含硅化合物应力源的上部进行非晶化；当该含硅化合物应力源的上部为晶化态时，在该含硅化合物应力源上形成金属层；以及进行退火工艺，使得该金属层与该含硅化合物应力源反应而形成硅化物区。本发明利用具有分散锗的功能的PAI工艺，能够避免漏电流增加，减少不同硅化合物之间的厚度差异。