-
公开(公告)号:CN104916584A
公开(公告)日:2015-09-16
申请号:CN201510220042.0
申请日:2015-04-30
申请人: 京东方科技集团股份有限公司
发明人: 刘政
IPC分类号: H01L21/77 , H01L21/336 , H01L29/786 , H01L27/12 , G02F1/1368 , G02F1/1362
CPC分类号: G02F1/1368 , G02F1/134309 , G02F1/13439 , G02F2001/13685 , H01L21/26513 , H01L27/1255 , H01L27/127 , H01L27/1288 , H01L29/167 , H01L29/42364 , H01L29/42372 , H01L29/4908 , H01L29/66757 , H01L29/78621 , H01L29/78675 , H01L2029/7863 , G02F1/136213 , H01L27/1237 , H01L29/78624
摘要: 本发明提供一种制作方法、阵列基板及显示装置。方法包括:在衬底基板上依次形成不同层的半导体图形、栅极和第一绝缘图形;半导体图形在衬底基板上的正投影覆盖第一绝缘图形在衬底基板上的正投影,第一绝缘图形在衬底基板上的正投影覆盖栅极在衬底基板上的正投影;以第一绝缘图形和栅极为掩膜,通过一次离子注入工艺对半导体图形进行处理,形成有源层、重掺杂源极区、轻掺杂源极区、重掺杂漏极区和轻掺杂漏极区。本发明只通过1次离子注入工艺即可形成具有轻掺杂、重掺杂的源漏极。由于离子注入次数少,故可以减少制造时间,进而降低制造成本。此外,具有轻掺杂、重掺杂的源漏极可降低漏极电流,从而提高显示面板工作的稳定性。
-
公开(公告)号:CN104681611A
公开(公告)日:2015-06-03
申请号:CN201410032859.0
申请日:2014-01-23
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L29/78 , H01L29/08 , H01L21/336
CPC分类号: H01L29/7824 , H01L21/743 , H01L29/1087 , H01L29/78624 , H01L29/0808 , H01L29/66681
摘要: 本发明公开了一种被配置为提供高散热性并提高击穿电压的半导体器件,该半导体器件包括衬底、位于衬底上方的埋氧层、在衬底中位于埋氧层下方的掩埋n+区域以及位于埋氧层上方的外延层。外延层包括p阱、n阱以及介于p阱和n阱之间的漂移区。该半导体器件还包括源极接触件、将源极接触件电连接至p阱的第一电极、以及位于p阱的一部分和漂移区的一部分的上方的栅极。该半导体器件还包括漏极接触件和从漏极接触件延伸穿过n阱并穿过埋氧层到达掩埋n+区域的第二电极。第二电极将漏极接触件电连接至n阱和掩埋n+区域。本发明还提供了具有穿过埋氧层的漏极侧接触件的半导体器件。
-
公开(公告)号:CN104518031A
公开(公告)日:2015-04-15
申请号:CN201410484766.1
申请日:2014-09-22
申请人: 飞思卡尔半导体公司
IPC分类号: H01L29/78 , H01L29/423 , H01L29/06
CPC分类号: H01L29/66659 , H01L21/26513 , H01L21/761 , H01L21/76224 , H01L21/823418 , H01L21/823481 , H01L27/088 , H01L29/0642 , H01L29/0653 , H01L29/0847 , H01L29/1045 , H01L29/1095 , H01L29/36 , H01L29/66575 , H01L29/6659 , H01L29/7833 , H01L29/7835 , H01L29/786 , H01L29/78615 , H01L29/78624 , H01L29/78654 , H01L29/78 , H01L29/06
摘要: 一种具有高可靠性的可合并半导体器件,包括半导体衬底、位于所述半导体衬底内、具有第一导电类型并且彼此横向隔开的源极和漏极区域以及位于所述半导体衬底内并且具有第二导电类型的复合体区域。所述复合体区域包括横向延伸跨过所述源极和漏极区域的第一阱区域和位于所述第一阱区域内的第二阱区域。所述漏极区域位于所述第二阱区域内,使得所述电荷载流子从所述第一阱区域流入所述第二阱区域以到达所述漏极区域。所述第二阱区域包括所述第一导电类型的掺杂物以具有比所述第一阱区域低的净掺杂物浓度水平。袋可以位于漏极延伸区域内并且被配置以沿着栅极结构的边缘建立耗尽区。
-
公开(公告)号:CN103904130A
公开(公告)日:2014-07-02
申请号:CN201410150708.5
申请日:2014-04-15
申请人: 深圳市华星光电技术有限公司
发明人: 徐向阳
IPC分类号: H01L29/786 , H01L29/06 , H01L29/417 , H01L27/02
CPC分类号: H01L29/78618 , H01L27/1214 , H01L29/78624
摘要: 本发明涉及一种薄膜晶体管和阵列基板。该阵列基板包括以阵列形式排布的多个像素单元,每一像素单元对应于一扫描线和一数据线,并包括一薄膜晶体管和一像素电极,所述薄膜晶体管包括与扫描线电性连接的栅极;设置于栅极上方的岛区;设置于岛区上方且与数据线电性连接的源极;用于输出同一信号给像素电极的多个漏极,所述多个漏极均以与源极相间隔的方式设置在源极的两侧。其中,当栅极与源极、漏极发生相对偏移时,栅极与多个漏极的重叠区域的面积的总和保持不变,岛区与多个漏极的重叠区域的面积的总和也保持不变,从而使得薄膜晶体管的栅极-漏极寄生电容的大小能够保持不变。设置有该薄膜晶体管的阵列基板内部电容分布均匀,进而可以提高液晶显示面板的画面显示质量。
-
公开(公告)号:CN103681509A
公开(公告)日:2014-03-26
申请号:CN201210362169.2
申请日:2012-09-25
申请人: 中国科学院微电子研究所
IPC分类号: H01L21/8238
CPC分类号: H01L21/26513 , H01L21/26593 , H01L21/324 , H01L29/32 , H01L29/66659 , H01L29/66742 , H01L29/66772 , H01L29/78624 , H01L29/78654 , H01L29/0611
摘要: 本发明提供了一种半导体结构的制造方法,该方法包括以下步骤:a)提供SOI衬底,在所述SOI衬底上形成栅极堆叠;b)对源区和漏区进行非晶化注入,其中源区非晶化注入中的工艺温度高于漏区非晶化注入中的工艺温度;c)进行源/漏区掺杂;d)退火,激活杂质,并使源/漏区的非晶化区域重结晶。步骤b)的源区非晶化注入中,工艺温度高于50℃,并且漏区非晶化注入中,工艺温度低于-30℃。本发明通过在源区下方产生缺陷,为体区积累的电荷提供泄放通道,减小浮体效应的影响,提高器件的可靠性。
-
公开(公告)号:CN102280453B
公开(公告)日:2014-02-26
申请号:CN201110228942.1
申请日:2006-05-25
申请人: 株式会社半导体能源研究所
发明人: 加藤清
CPC分类号: H01L27/1266 , G06K19/0701 , G06K19/0715 , G06K19/0723 , G06K19/0726 , H01L21/84 , H01L27/1214 , H01L27/13 , H01L29/78621 , H01L29/78624 , H04B5/0012 , H04B5/0056 , Y02D70/166 , Y02D70/26 , Y02D70/42
摘要: 公开了一种半导体器件。本发明的目的是实现一种具有高可靠性、小芯片面积和低功耗的无线芯片,其中,也防止了在诸如接近天线的情况下的强磁场中内部产生的电压极大增加。利用包含具有预定阈值电压的MOS电容器元件的谐振电路来实现该无线芯片。这样使得能够防止谐振电路的参数在强磁场中、在电压振幅超过预定值的情况下发生变化,从而可以保持无线芯片远离谐振状态。因此,在未使用限幅器电路或恒压产生电路的情况下,防止了过高电压的产生。
-
公开(公告)号:CN1870261B
公开(公告)日:2013-11-20
申请号:CN200610087838.4
申请日:2006-05-26
申请人: 株式会社半导体能源研究所
发明人: 松嵜隆德
IPC分类号: H01L23/522 , H01L21/768 , G06K19/07
CPC分类号: H01L23/5225 , H01L23/552 , H01L27/124 , H01L27/13 , H01L29/78624 , H01L29/78633 , H01L2223/6677 , H01L2924/0002 , H01L2924/12044 , H01L2924/3011 , H01L2924/00
摘要: 本发明提供了一种用来以低成本和高成品率制造性能和可靠性更高的半导体器件的方法。本发明的半导体器件具有第一绝缘层上的第一导电层;第一导电层上的第二绝缘层,此第二绝缘层包括延伸到第一导电层的开口;以及形成在第二绝缘层上用来将集成电路部分电连接到天线的信号布线层,和邻近信号布线层的第二导电层。第二导电层通过开口与第一导电层相接触,且第一导电层重叠信号布线层,以第二绝缘层插入其间。
-
公开(公告)号:CN1877799B
公开(公告)日:2012-10-03
申请号:CN200610091544.9
申请日:2006-06-07
申请人: 株式会社半导体能源研究所
IPC分类号: H01L21/336 , H01L21/84 , H01L27/12 , H01L29/78
CPC分类号: H01L27/1214 , H01L27/124 , H01L27/1288 , H01L29/66757 , H01L29/78624
摘要: 本发明的目的是不通过形成侧壁间隔并不增加工艺数量,而以自对准方式提供至少具有一个LDD区域的TFT。在本发明中,将提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模适用于栅电极形成用光蚀刻工艺中,形成包括厚度厚的区域和在其一边上的比所述区域更薄的区域的左右不对称的抗蚀剂图案;形成具有台阶结构的栅电极;将杂质元素经过栅电极的厚度薄的区域添加到半导体层,而以自对准方式形成LDD区域。
-
公开(公告)号:CN102456743A
公开(公告)日:2012-05-16
申请号:CN201110097468.3
申请日:2011-04-15
申请人: 三星移动显示器株式会社
IPC分类号: H01L29/786 , H01L21/336
CPC分类号: H01L29/78621 , H01L29/41733 , H01L29/78609 , H01L29/78624
摘要: 提供了一种薄膜晶体管及其制造方法。薄膜晶体管包括:基板;在所述基板上的栅电极;覆盖所述栅电极的栅极绝缘层;在所述栅极绝缘层上的与所述栅电极相对应的半导体层;覆盖所述半导体层和所述栅极绝缘层的保护层,具有使所述半导体层的部分露出的源极接触孔和漏极接触孔;和在所述保护层上的源电极和漏电极,分别通过所述源极接触孔和所述漏极接触孔连接到所述半导体层,其中所述半导体层在与所述保护层的源极接触孔相对应的部分处具有源极偏移槽。
-
公开(公告)号:CN1697187B
公开(公告)日:2011-05-04
申请号:CN200410094239.6
申请日:2004-12-17
申请人: 株式会社半导体能源研究所
发明人: 加藤清
IPC分类号: H01L27/12 , H01L23/532 , H01L23/50 , B42D15/10 , G06F17/60 , G06K19/07 , G07D7/02 , H01L21/84
CPC分类号: H01L27/112 , H01L21/76892 , H01L21/76894 , H01L21/76895 , H01L27/0207 , H01L27/105 , H01L27/11253 , H01L27/11293 , H01L27/12 , H01L27/1266 , H01L27/1285 , H01L27/1292 , H01L27/13 , H01L29/78624 , H01L2924/0002 , H01L2924/00
摘要: 提供了一种具有增加的冲击阻力、有吸引力的设计和减少的成本的芯片,及其制造方法。半导体集成电路形成在大的玻璃衬底上,其包括的ROM的数据部分是通过喷墨方法或激光切割方法确定。因此不需要利用光掩模,能够减小成本,形成廉价的ID芯片。另外,依靠本申请,半导体集成电路能够置换到挠性衬底上,从而能得到增强的冲击阻力和更具吸引力的ID芯片。
-
-
-
-
-
-
-
-
-