半导体装置以及电力变换装置

    公开(公告)号:CN110709997A

    公开(公告)日:2020-01-17

    申请号:CN201880035781.4

    申请日:2018-05-30

    Abstract: 本发明涉及具有沟槽栅的半导体装置,具备:第1半导体层;第1半导体区域,选择性地设置于第1半导体层的上层部;半导体区域,与第1半导体区域相接地设置;第3半导体区域,与第1及第2半导体区域的底面相接地设置;栅沟槽,在厚度方向贯通第1及第3半导体区域而到达第1半导体层内;电场缓和区域,与栅沟槽的底部相接;以及连接层,以与第2方向上的至少一方的沟槽侧壁相接的方式在第1半导体层内隔开间隔而设置有多个,对电场缓和区域和第3半导体区域进行电连接,其中,所述第2方向和与栅沟槽的延伸方向平行的第1方向垂直,连接层沿着第1方向相互隔离地设置有多个。

    半导体装置
    42.
    发明授权

    公开(公告)号:CN106463539B

    公开(公告)日:2019-05-07

    申请号:CN201580021852.1

    申请日:2015-03-30

    Abstract: 目的在于提供一种能够抑制与栅极焊盘的角部对置的单元中的雪崩击穿的技术。MOSFET具备配设于在俯视时与栅极焊盘(13)的角部对置的区域(41)的拐角单元(17)、以及配设于相对拐角单元(17)而与栅极焊盘(13)相反的一侧的区域的内部单元(14)。在拐角单元(17)的外轮廓形状中,最长的边和与该边对置的各边之间的各最短距离中的最长的距离为内部单元(14)的均等的一边或者短边的长度的2倍以下。

    半导体装置及电力变换装置

    公开(公告)号:CN109075201A

    公开(公告)日:2018-12-21

    申请号:CN201780024258.7

    申请日:2017-01-18

    Abstract: 本发明在具有沟槽栅的半导体装置中,具备:第二导电类型的沟槽底部保护层,与设置于第一导电类型的半导体层的沟槽的底部相接;以及第一导电类型的耗尽化抑制层,设置于相邻的沟槽底部保护层之间,耗尽化抑制层包括直至相邻的沟槽底部保护层为止的水平方向的距离相等的中间点,耗尽化抑制层被形成为与沟槽及沟槽底部保护层均不接触的大小,其杂质浓度被设定得高于半导体层的杂质浓度。

Patent Agency Ranking