-
公开(公告)号：CN117174634A
公开(公告)日：2023-12-05
申请号：CN202210584698.0
申请日：2022-05-27
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/683 , H01L21/50
摘要： 本发明公开了一种微型芯片的非接触式吸头及制备方法、贴片方法，属于半导体封装技术领域，解决了现有技术中微型芯片无法实现非接触拾取的问题。吸头包括第一分离体、第二分离体和真空吸盘；第一分离体上开设进气通道和喇叭型腔，进气通道与喇叭型腔连接；第二分离体位于喇叭型腔的进气口，第二分离体包括喷流盘和多个凸起，凸起设于喷流盘朝向喇叭型腔进气口的一面。制备方法包括制备第一分离体和第二分离体；进行组装。贴片方法包括非接触式吸头对微型芯片的正面进行拾取；微型芯片的背面置于真空接触吸头上；微型芯片的正面与晶圆接触进行加压贴片。该非接触式吸头及制备方法、贴片方法可用于微型芯片的贴片。
-
公开(公告)号：CN106000776A
公开(公告)日：2016-10-12
申请号：CN201610565195.3
申请日：2016-07-18
申请人： 中国科学院微电子研究所
CPC分类号： B05C5/0291 , B05C11/10 , B05C13/02
摘要： 本发明公开了一种涂胶装置，该装置包括载台、吸附于载台之上的晶圆，以及晶圆上方的胶体注入管路，胶体注入管路具有一喷头，该喷头正对晶圆表面，该装置还包括：一圆形托盘，设置于晶圆上方，在涂胶时该圆形托盘与晶圆一起夹住旋涂于晶圆表面的胶体，使胶体不会朝某个方向流出，并能得到较厚的胶膜。对于需要将粘度较小的胶涂布成较厚的膜时，本发明提供的这种涂胶装置，圆形托盘与晶圆可以一起先将胶体夹住一段时间，等胶体粘度增大到某个点时，再进行旋涂，进而能够得到较厚的胶膜。
-
公开(公告)号：CN103839903B
公开(公告)日：2016-09-28
申请号：CN201410086565.6
申请日：2014-03-10
申请人： 中国科学院微电子研究所
IPC分类号： H01L23/367 , H01L23/373 , H01L21/50
CPC分类号： H01L2224/16145 , H01L2224/73204
摘要： 本发明涉及电子封装技术领域，特别涉及一种带散热功能的三维堆叠芯片的制造方法，芯片包括顶层芯片单元、底层芯片单元及芯片基板。顶层芯片单元垂直连接在底层芯片单元的上方；芯片基板与底层芯片单元的底部连接。本发明提供的带散热功能的三维堆叠芯片及其制造方法，高热导率的散热单元制作工艺成熟、结构简单、制作成本低。散热单元将堆叠芯片热量直接从芯片内部传导至封装体外部进行散热，散热效率高。同时，在散热单元的上、下表面制作孔、槽、缝等结构，使散热层在长宽高尺寸一定的情况下，散热面积有效的增大，从而增加了散热单元的散热效率。
-
公开(公告)号：CN105158848A
公开(公告)日：2015-12-16
申请号：CN201510530375.3
申请日：2015-08-26
申请人： 中国科学院微电子研究所 , 华进半导体封装先导技术研发中心有限公司
摘要： 本发明公开一种玻璃基底的多模波导阵列耦合结构及其制作方法，所述多模波导阵列耦合结构包括：玻璃基底，制作有多模波导，所述多模波导间隔设置，所述玻璃基底的第一端面切割有45度的倾角，使得所述多模波导的端部被处理成45度的反射结构；波导盖片，盖设于所述多模波导的顶面。本申请通过将具有多模波导的玻璃基底切割有45度的倾角，使得所述多模波导的端部被处理成45度，由于玻璃基底切割以及研磨的工艺成熟，因此能够大规模生产、易于实现，解决了采用直接耦合时光纤研磨的质量和耦合效率很难控制的技术问题。
-
公开(公告)号：CN104505351A
公开(公告)日：2015-04-08
申请号：CN201410838535.6
申请日：2014-12-30
申请人： 中国科学院微电子研究所 , 华进半导体封装先导技术研发中心有限公司
IPC分类号： H01L21/60
CPC分类号： H01L2224/16225 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2924/15184 , H01L2924/15311 , H01L2924/00014 , H01L24/89 , H01L2224/89
摘要： 本发明涉及半导体封装技术领域，公开了一种侧向互连的堆叠封装结构的制备方法，该结构包括上层封装体与下层封装体，该方法包括：制作底部具有多个层问焊球的上层封装体；制作具有再分布层和侧向互连结构的下层封装体，其中，再分布层形成于该下层封装体的下层塑封的顶部，侧向互连结构形成于该下层封装体的下层塑封的四周；将上层封装体与下层封装体对准焊接，使多个层问焊球、再分布层与侧向互连结构构成互连通道，进而形成侧向互连的堆叠封装结构。本发明利用侧向互连和塑封顶部的再分布层，提高了上封装体与下封装体之间互连通道的数量。本发明还将侧向互连结构与穿透模塑过孔技术结合，进一步提高了上封装体与下封装体之间互连通道的数量。
-
公开(公告)号：CN104459420A
公开(公告)日：2015-03-25
申请号：CN201410841720.0
申请日：2014-12-30
申请人： 中国科学院微电子研究所 , 华进半导体封装先导技术研发中心有限公司
IPC分类号： G01R31/00
摘要： 本发明涉及微电子技术领域，特别涉及一种TSV孔内介质层的电学性能检测方法。包括：将沉积有介质层的TSV晶圆正向放置在真空环境中，晶圆上的TSV孔的开口朝上。在TSV孔内注入去离子水，并测量去离子水的流量；检测TSV孔内的液面高度，当去离子水注满TSV孔时，停止注入去离子水，记录去离子水的总流量。对晶圆进行干燥，除去TSV孔内的去离子水；将晶圆反向放置，TSV孔的开口朝下。在TSV孔内注入汞，并测量汞的流量，控制汞的总流量小于记录的去离子水的总流量；采用汞探针C-V测试仪对TSV孔进行电学性能检测。本发明提供的TSV孔内介质层的电学性能检测方法，能够方便地对TSV孔进行电学性能检测。
-
公开(公告)号：CN103094256A
公开(公告)日：2013-05-08
申请号：CN201110351244.0
申请日：2011-11-08
申请人： 中国科学院微电子研究所
IPC分类号： H01L23/552 , H05K9/00 , H01L23/31
CPC分类号： H01L24/73 , H01L2224/16225 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/15331 , H01L2924/3025 , H01L2924/00012 , H01L2924/00
摘要： 本发明实施例公开了一种封装系统，该封装系统包括：相对设置的第一基板和第二基板；位于所述第一基板一面上且朝向第二基板的第一屏蔽层，位于所述第二基板一面上且朝向第一基板的第二屏蔽层，所述第一屏蔽层和第二屏蔽层均接地或接电源；位于所述第一屏蔽层上的第一元器件；位于所述第一元器件四周的屏蔽焊球，所述屏蔽焊球接地或接电源。本发明所提供的封装系统，可以在不增加系统体积的前提下，有效地解决EMC问题，提高系统的灵敏度。
-
公开(公告)号：CN102104033A
公开(公告)日：2011-06-22
申请号：CN200910311791.9
申请日：2009-12-18
申请人： 中国科学院微电子研究所
CPC分类号： H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/15311 , H01L2924/181 , H01L2924/19105 , H01L2924/3025 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
摘要： 本发明公开了一种三维混合信号芯片堆叠封装体，属于半导体元器件技术领域。该芯片堆叠封装体包括一封装基板，在封装基板上堆叠固定有最内层塑封层以及至少一层外部塑封层；每层塑封层内至少塑封有一块芯片；每层塑封层将其相邻的内部塑封层完全覆盖并与封装基板相连接；任意相邻的两层塑封层之间涂覆有屏蔽胶；屏蔽胶与封装基板的连接处分布有多个导热孔；每层塑封层内的芯片皆与封装基板电连接。此外，本发明还公开了一种三维混合信号芯片堆叠封装体的制备方法。本发明的三维混合信号芯片堆叠封装体结构适用于各种射频数字，模拟数字或者需要屏蔽的多个高速数字芯片等多芯片混合系统堆叠封装，具有较高的屏蔽效能和较好的散热性与机械性能。
-
公开(公告)号：CN118894485A
公开(公告)日：2024-11-05
申请号：CN202410931872.3
申请日：2024-07-11
申请人： 中国科学院微电子研究所
摘要： 本申请公开一种电路结构及其制作方法，涉及电路技术领域，以解决电子元器件需要较高集成度的隔热结构的问题。所述一种电路结构包括：底板，底板内设置有悬岛；嵌入底板下表面的盖板，盖板与底板之间形成有第一空腔；设置在悬岛上表面的器件；与底板的上表面密封连接的封盖，封盖与底板之间形成有第二空腔，器件位于第二空腔内。所述一种电路结构的制作方法包括：提供具有悬岛的底板；在底板的下表面嵌入盖板，盖板与底板之间形成第一空腔；将器件安装在悬岛的上表面；将封盖与底板的上表面密封连接，封盖与底板之间形成第二空腔，器件位于第二空腔内。本申请提供的电路结构及其制作方法用于实现具有较高集成度的电子元器件的隔热结构。
-
公开(公告)号：CN118424521A
公开(公告)日：2024-08-02
申请号：CN202410669045.1
申请日：2024-05-28
申请人： 中国科学院微电子研究所
摘要： 本公开提供了一种基于芯片封装体的应力检测结构、方法及其集成方法，可以应用于工业电子封装技术领域。该结构包括：芯片封装体，包括：芯片；钝化层，贴合于芯片上表面，用于保护芯片；电气绝缘层，覆盖芯片和钝化层多个重布线层，分别位于芯片上方，且堆叠于电气绝缘层内；焊球，位于电气绝缘层上表面；应变片，位于钝化层与电气绝缘层的结合位置或多个重布线层之间，其中，应变片受芯片封装体内部的应力作用而产生形变，且应变片的阻值随形变而变化；惠斯通桥电路，通过焊球与芯片封装体实现电连接，其中，应变片构成惠斯通桥电路的一个桥臂，用于根据应变片的阻值的变化来检测应变片所在位置的应力。
-
-
-
-
-
-
-
-
-
搜索结果
90 条记录 (耗时 0.046 秒)
