公开(公告)号：CN112635491A

公开(公告)日：2021-04-09

申请号：CN202010216626.1

申请日：2020-03-25

申请人： 台湾积体电路制造股份有限公司

发明人： 刘冠良 ,  杜友伦

IPC分类号： H01L27/12 ,  H01L21/84 ,  H01L21/762

摘要： 本公开的各种实施例涉及一种半导体晶圆。所述半导体晶圆包括操作晶圆。第一氧化物层设置在所述操作晶圆之上。器件层设置在所述第一氧化物层之上。第二氧化物层设置在所述第一氧化物层与所述器件层之间，其中所述第一氧化物层对于刻蚀工艺具有第一刻蚀速率且所述第二氧化物层对于所述刻蚀工艺具有第二刻蚀速率，且其中所述第二刻蚀速率大于所述第一刻蚀速率。

公开(公告)号：CN110875241A

公开(公告)日：2020-03-10

申请号：CN201910456703.8

申请日：2019-05-29

申请人： 台湾积体电路制造股份有限公司

发明人： 吴政达 ,  蔡嘉雄 ,  卢玠甫 ,  刘冠良 ,  周世培 ,  郑有宏 ,  杜友伦

IPC分类号： H01L21/762 ,  H01L27/12

摘要： 本申请的各种实施例涉及一种用于形成具有厚器件层和厚绝缘层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，该方法包括形成覆盖处理衬底的绝缘层，并在牺牲衬底上外延形成器件层。将牺牲衬底接合到处理衬底，使得器件层和绝缘层位于牺牲衬底和处理衬底之间，并且去除牺牲衬底。去除包括对牺牲衬底实施蚀刻直到到达器件层。因为器件层通过外延形成并转移到处理衬底，所以器件层可以形成为具有大的厚度。此外，因为外延不受绝缘层厚度的影响，所以绝缘层可以形成为具有大的厚度。本发明实施例涉及用于形成绝缘体上半导体(SOI)衬底的方法。

公开(公告)号：CN113053883A

公开(公告)日：2021-06-29

申请号：CN202110172417.6

申请日：2021-02-08

申请人： 台湾积体电路制造股份有限公司

发明人： 辛格·古尔巴格 ,  刘冠良 ,  王柏仁 ,  庄坤苍 ,  陈信吉

IPC分类号： H01L27/088 ,  H01L21/8234

摘要： 一种集成电路的装置及其制造方法，集成电路的装置包括一硅基层、一氧化物基层、一第一顶硅层、一第二顶硅层、一第一半导体元件及一第二半导体元件。该氧化物基层形成于该硅基层上方。该第一顶硅层形成于该氧化物基层的一第一区域上方，且具有一第一厚度。该第二顶硅层形成于该氧化物基层的一第二区域上方，且具有小于该第一厚度的一第二厚度。该第一半导体元件形成于该第一顶硅层上方，且该第二半导体元件形成于该第二顶硅层上方。通过制造不同厚度顶硅层的能力，能够提供具有不同特性元件的单片基板，例如，同时具有完全空乏元件及部分空乏元件的单片基板。

公开(公告)号：CN109560019B

公开(公告)日：2020-11-24

申请号：CN201811125022.5

申请日：2018-09-26

申请人： 台湾积体电路制造股份有限公司

发明人： 黄信华 ,  刘冠良 ,  刘丙寅 ,  吕国良

IPC分类号： H01L21/67 ,  H01L21/683

摘要： 本公开提供一种在半导体工艺期间用来控制结合波的传播的装置和方法。装置具有一第一吸座，以选择性地保持一第一工件。一第二吸座选择性地保持一第二工件。第一和第二吸座选择性地固定第一工件和第二工件各自的至少一周边。一空气真空沿圆周方向位于第一吸座和第二吸座之间的区域中。空气真空是配置为在第一工件和第二工件之间引发真空，以选择性地从传播点将第一工件和第二工件结合。空气真空可以是局部空气真空枪、一真空盘或围绕第一吸座和第二吸座之间的区域的周边的一空气气帘。空气气帘在第一和第二吸座之间的区域内引发较低的压力。

公开(公告)号：CN105789073B

公开(公告)日：2018-08-31

申请号：CN201510446468.8

申请日：2015-07-27

申请人： 台湾积体电路制造股份有限公司

发明人： 黄志辉 ,  朱彦璋 ,  刘冠良 ,  刘丙寅 ,  蔡正原 ,  杜友伦 ,  蔡嘉雄 ,  李汝谅

IPC分类号： H01L21/603 ,  H01L21/683

CPC分类号： H01L21/68785 ,  B32B37/1018 ,  B32B2457/14 ,  H01L21/67092 ,  H01L21/68 ,  H01L21/6838 ,  H01L21/68735 ,  H01L24/75 ,  H01L2224/757 ,  H01L2224/75983

摘要： 讨论了一种接合卡盘与使用该接合卡盘的方法及包括该接合卡盘的工具。一种方法包括：在第一接合卡盘的第一表面上加载第一晶圆；在第二接合卡盘上加载第二晶圆；以及将第一晶圆接合至第二晶圆。至少部分地通过第一球面的第一部分和第二球面的第二部分来限定第一表面。第一球面具有第一半径，并且第二球面具有第二半径。第一半径小于第二半径。本发明涉及接合卡盘、接合方法及包括接合卡盘的工具。

公开(公告)号：CN107445134A

公开(公告)日：2017-12-08

申请号：CN201710244191.X

申请日：2017-04-14

申请人： 台湾积体电路制造股份有限公司

发明人： 林宏桦 ,  刘丙寅 ,  刘冠良 ,  蔡嘉雄 ,  亚历山大·卡利尼克斯

IPC分类号： B81B7/00 ,  B81C1/00

CPC分类号： B81C1/00269 ,  B81B2201/0235 ,  B81B2201/0242 ,  B81B2207/012 ,  B81B2207/07 ,  B81B2207/092 ,  B81C2203/0118 ,  B81C2203/036 ,  B81C2203/0792 ,  B81B7/0032 ,  B81B2201/0228 ,  B81C1/00261

摘要： 本揭露涉及半导体结构及其制造方法。其中，该半导体结构包含：第一衬底，其包含延伸到所述第一衬底中的腔、放置于所述腔内的装置、放置于所述第一衬底上方的第一电介质层及由所述第一电介质层环绕的第一导电结构；以及第二衬底，其包含放置于所述第二衬底上方的第二电介质层及由所述第二电介质层环绕的第二导电结构，其中所述第一导电结构与所述第二导电结构接合且所述第一电介质层与所述第二电介质层接合以密封所述腔。

公开(公告)号：CN107026103A

公开(公告)日：2017-08-08

申请号：CN201611092245.7

申请日：2016-12-01

申请人： 台湾积体电路制造股份有限公司

发明人： 黄信华 ,  刘丙寅 ,  梁晋玮 ,  林勇志 ,  刘冠良 ,  蔡嘉雄

IPC分类号： H01L21/67 ,  H01L21/60

CPC分类号： H01L24/75 ,  B23K20/002 ,  B23K20/026 ,  B23K20/16 ,  B23K20/233 ,  B23K20/24 ,  B23K20/26 ,  B23K2101/34 ,  B23K2101/40 ,  B23K2103/12 ,  H01L21/67092 ,  H01L24/80 ,  H01L2224/7525 ,  H01L2224/7598 ,  H01L2224/8001 ,  H01L2224/80895 ,  H01L2224/80948 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2224/80001 ,  H01L21/67155 ,  H01L24/81 ,  H01L2224/81

摘要： 本发明实施例公开了一种接合系统，其包括：存储装置，包括腔室，其中，腔室配置为容纳从负载端口转移的第一半导体晶圆和第二半导体晶圆，并且气体被提供至腔室以将氧气排出腔室；表面处理站，配置为对从存储装置转移的第一半导体晶圆和第二半导体晶圆执行表面激活；清洗站，配置为从表面处理站转移的第一半导体晶圆和第二半导体晶圆的表面去除不期望的物质；以及预接合站，配置为将第一半导体晶圆和第二半导体晶圆接合在一起以产生接合的第一半导体晶圆和第二半导体晶圆对，其中，第一半导体晶圆和第二半导体晶圆从清洗站转移。本发明实施例还公开了相关的装置和方法。

公开(公告)号：CN107445134B

公开(公告)日：2021-04-13

申请号：CN201710244191.X

申请日：2017-04-14

申请人： 台湾积体电路制造股份有限公司

发明人： 林宏桦 ,  刘丙寅 ,  刘冠良 ,  蔡嘉雄 ,  亚历山大·卡利尼克斯

IPC分类号： B81B7/00 ,  B81C1/00

摘要： 本揭露涉及半导体结构及其制造方法。其中，该半导体结构包含：第一衬底，其包含延伸到所述第一衬底中的腔、放置于所述腔内的装置、放置于所述第一衬底上方的第一电介质层及由所述第一电介质层环绕的第一导电结构；以及第二衬底，其包含放置于所述第二衬底上方的第二电介质层及由所述第二电介质层环绕的第二导电结构，其中所述第一导电结构与所述第二导电结构接合且所述第一电介质层与所述第二电介质层接合以密封所述腔。

公开(公告)号：CN112635491B

公开(公告)日：2024-09-27

申请号：CN202010216626.1

申请日：2020-03-25

申请人： 台湾积体电路制造股份有限公司

发明人： 刘冠良 ,  杜友伦

IPC分类号： H01L27/12 ,  H01L21/84 ,  H01L21/762

摘要： 本公开的各种实施例涉及一种半导体晶圆。所述半导体晶圆包括操作晶圆。第一氧化物层设置在所述操作晶圆之上。器件层设置在所述第一氧化物层之上。第二氧化物层设置在所述第一氧化物层与所述器件层之间，其中所述第一氧化物层对于刻蚀工艺具有第一刻蚀速率且所述第二氧化物层对于所述刻蚀工艺具有第二刻蚀速率，且其中所述第二刻蚀速率大于所述第一刻蚀速率。

公开(公告)号：CN110875241B

公开(公告)日：2023-09-19

申请号：CN201910456703.8

申请日：2019-05-29

申请人： 台湾积体电路制造股份有限公司

发明人： 吴政达 ,  蔡嘉雄 ,  卢玠甫 ,  刘冠良 ,  周世培 ,  郑有宏 ,  杜友伦

IPC分类号： H01L21/762 ,  H01L27/12

摘要： 本申请的各种实施例涉及一种用于形成具有厚器件层和厚绝缘层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，该方法包括形成覆盖处理衬底的绝缘层，并在牺牲衬底上外延形成器件层。将牺牲衬底接合到处理衬底，使得器件层和绝缘层位于牺牲衬底和处理衬底之间，并且去除牺牲衬底。去除包括对牺牲衬底实施蚀刻直到到达器件层。因为器件层通过外延形成并转移到处理衬底，所以器件层可以形成为具有大的厚度。此外，因为外延不受绝缘层厚度的影响，所以绝缘层可以形成为具有大的厚度。本发明实施例涉及用于形成绝缘体上半导体(SOI)衬底的方法。