公开(公告)号：CN106057665B

公开(公告)日：2021-01-29

申请号：CN201510859123.5

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾晋沅 ,  洪继正 ,  陈俊光 ,  陈德芳 ,  刘如淦 ,  高蔡胜 ,  林纬良

IPC: H01L21/311 ,  H01L21/308

Abstract: 本发明涉及结合不同图案材料的光学光刻技术。具体的，本发明提供一种用于图案化工件的技术，所述工件例如集成电路工件。在示范性实施例中，所述方法包含接收工件，所述工件具有设置在衬底上的材料层。第一组鳍形成在所述材料层上，并且第二组鳍形成在所述材料层上，穿插在所述第一组鳍之间。所述第二组鳍具有与所述第一组鳍不同的蚀刻剂灵敏度。在所述第一组鳍上实施第一蚀刻工艺并且经配置以避免实质上蚀刻所述第二组鳍。在所述第二组鳍上实施第二蚀刻工艺并且经配置以避免实质上蚀刻所述第一组鳍。所述材料层被蚀刻以转移图案，所述图案由所述第一蚀刻工艺和所述第二蚀刻工艺界定。

公开(公告)号：CN105895510B

公开(公告)日：2019-04-12

申请号：CN201510849557.7

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨建勳 ,  陈昭成 ,  陈建豪 ,  李俊鸿 ,  陈德芳

IPC: H01L21/033

Abstract: 本发明公开一种形成半导体装置的方法及多种图案化半导体装置的方法。一实施例为一种形成半导体装置的方法，此方法包括：图案化半导体装置层上方所安置的心轴层以形成心轴；使用第一材料在心轴的侧壁上形成第一组间隔垫；选择性移除第一组间隔垫之间所安置的心轴。方法进一步包括：在移除心轴后，使用第一组间隔垫作为第一组心轴，使用第二材料在第一组心轴的侧壁上形成第二组间隔垫，第二材料具有的蚀刻选择性与第一材料的蚀刻选择性不同，第二组间隔垫具有实质平坦的顶表面；及选择性移除第二组间隔垫之间所安置的第一组心轴。此制造方法与图案化方法，执行不同间隔垫图案化工艺的多次叠代，且仍维持足够的遮罩用于下层的后续蚀刻。

公开(公告)号：CN105280547B

公开(公告)日：2018-07-17

申请号：CN201410445247.4

申请日：2014-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡腾群 ,  王立廷 ,  陈德芳 ,  林正堂 ,  彭治棠 ,  王建勋 ,  陈炳宏 ,  林焕哲 ,  卢永诚

IPC: H01L21/762

CPC classification number: H01L21/762 ,  B82Y10/00 ,  H01L21/31053 ,  H01L21/31055 ,  H01L21/31116 ,  H01L21/76224 ,  H01L21/823842 ,  H01L21/823885 ,  H01L29/0676 ,  H01L29/413 ,  H01L29/42372 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775

Abstract: 根据示例性实施例，提供了形成隔离层的方法。该方法包括以下操作：提供衬底；在衬底上方提供具有第一层的垂直结构；在第一层上方提供第一层间电介质；对第一层间电介质实施CMP；以及回蚀刻第一层间电介质和第一层以形成与垂直结构的源极对应的隔离层。本发明还涉及形成隔离层的方法。

公开(公告)号：CN105047703B

公开(公告)日：2018-06-22

申请号：CN201510099898.7

申请日：2015-03-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡腾群 ,  林正堂 ,  王立廷 ,  彭治棠 ,  陈德芳 ,  林宏达 ,  王建勋

IPC: H01L29/739 ,  H01L29/08 ,  H01L29/10 ,  H01L29/423 ,  H01L21/28 ,  H01L21/331

CPC classification number: H01L29/7391 ,  B82Y10/00 ,  H01L21/265 ,  H01L21/823462 ,  H01L21/823468 ,  H01L21/823487 ,  H01L21/823493 ,  H01L27/088 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/0847 ,  H01L29/1041 ,  H01L29/105 ,  H01L29/1608 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/66356 ,  H01L29/66439 ,  H01L29/66469 ,  H01L29/665 ,  H01L29/66553 ,  H01L29/66666 ,  H01L29/66977 ,  H01L29/775 ,  H01L29/7827

Abstract: 本发明提供了一种隧道场效应晶体管，包括漏极层、源极层、沟道层、金属栅极层和高k介电层。漏极层和源极层具有相反的导电类型。沟道层设置在漏极层和源极层之间。漏极层、沟道层和源极层中的至少一个具有基本恒定的掺杂浓度。金属栅极层设置在沟道层周围。高k介电层设置在金属栅极层和沟道层之间。本发明还提供了一种用于制造隧道场效应晶体管的方法。

公开(公告)号：CN106887382A

公开(公告)日：2017-06-23

申请号：CN201710056517.6

申请日：2012-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 解子颜 ,  张铭庆 ,  李俊鸿 ,  林益安 ,  陈德芳 ,  陈昭成

IPC: H01L21/033 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/3215

CPC classification number: H01L21/0338 ,  H01L21/0276 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/26506 ,  H01L21/266 ,  H01L21/311 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/32139 ,  H01L21/32155

Abstract: 公开了一种形成集成电路的方法。在第一材料层上形成第二材料层。在第二材料层上形成具有多个第一部件的经图案化的掩模层，该多个第一部件具有第一间距P1。通过使用经图案化的掩模层作为掩模蚀刻第二材料层以在第二材料层中形成第一部件。修整经图案化的掩模层。将多种掺杂剂引入到未被经修整的图案化掩模层覆盖的第二材料层内。去除经修整的图案化掩模层以暴露出未掺杂的第二材料层。选择性地去除未掺杂的第二材料层以形成具有第二间距P2的多个第二部件。P2小于P1。

公开(公告)号：CN105280642A

公开(公告)日：2016-01-27

申请号：CN201410440652.7

申请日：2014-09-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈德芳 ,  蔡腾群 ,  林正堂 ,  王立廷 ,  彭治棠

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/3085 ,  H01L21/3086 ,  H01L21/76224 ,  H01L29/0653 ,  H01L29/66666 ,  H01L29/7827

Abstract: 根据示例性实施例，提供了形成垂直结构的方法。该方法包括以下操作：提供衬底；在衬底上方形成第一氧化物层；在第一氧化物层上方形成第一伪层；蚀刻第一氧化物层和第一伪层以形成凹槽；在凹槽中形成第二伪层(以及对第二伪层进一步实施CMP并停止在第一伪层上)；去除第一伪层；去除第一氧化物层；以及蚀刻衬底以形成垂直结构。根据示例性实施例，提供了半导体器件。该半导体器件包括：衬底、嵌入在衬底中的STI；以及具有与STI基本对准的源极的垂直晶体管。本发明涉及半导体器件及其形成方法。

公开(公告)号：CN104766860A

公开(公告)日：2015-07-08

申请号：CN201410403876.0

申请日：2014-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王立廷 ,  蔡腾群 ,  林正堂 ,  陈德芳 ,  张惠政

IPC: H01L27/092 ,  H01L29/49 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L27/088 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823437 ,  H01L21/823487 ,  H01L29/42392 ,  H01L29/66666 ,  H01L29/7827

Abstract: 根据示例性实施例，提供了一种芯片。该芯片包括具有第一阈值的第一垂直器件和具有第二阈值的第二垂直器件。第一垂直器件包括第一源极；位于第一源极上方的第一沟道；位于第一沟道上方的第一漏极；邻近第一沟道的第一导电层；以及邻近第一导电层的第一栅极。第二垂直器件包括第二源极；位于第二源极上方的第二沟道；位于第二沟道上方的第二漏极；邻近第二沟道的第二导电层；以及邻近第二导电层的第二栅极。本发明涉及具有多个阈值电压的半导体器件及其制造方法。

公开(公告)号：CN100511601C

公开(公告)日：2009-07-08

申请号：CN200710106933.9

申请日：2007-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡嘉祥 ,  谢志宏 ,  徐祖望 ,  陈德芳 ,  林家慧 ,  章勋明

IPC: H01L21/311 ,  H01L21/768

CPC classification number: H01L21/31144 ,  H01L21/76802 ,  H01L21/76811

Abstract: 本发明是关于一种利用多晶硅掩模，而非习知技术所使用的金属硬掩模，在一低介电常数介电层上形成一孔洞的方法。一多晶硅硬掩模被形成于一低介电常数介电层之上，以及一光阻层被形成于此多晶硅硬掩模层之上。使用一气体等离子体图刻光阻层并蚀刻多晶硅硬掩模以制造低介电常数介电层的暴露部分。在蚀刻低介电常数介电层之前会先将光阻层移除，以免破坏低介电常数介电层。

公开(公告)号：CN107452601B

公开(公告)日：2020-12-11

申请号：CN201710315517.3

申请日：2017-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪继正 ,  陈俊光 ,  陈德芳 ,  林纬良 ,  沈育佃

IPC: H01L21/033

Abstract: 描述了图案化器件层的示例性方法，包括图案化保护层和在第一图案化层中形成第一开口以暴露出保护层的第一部分和硬掩模层的第一部分的操作，然后保护层的第一部分和硬掩模层的第一部分暴露于第一蚀刻以在硬掩模层的第一部分中形成第一开口。在第二图案化层中形成第二开口以暴露出保护层的第二部分和硬掩模层的第二部分。保护层的第二部分和硬掩模层的第二部分暴露于蚀刻以在硬掩模层的第二部分中形成第二开口。然后，穿过第一开口和第二开口蚀刻器件层的暴露部分。本发明实施例涉及半导体器件制造工艺中改善临界尺寸均匀性的方法。

公开(公告)号：CN105140100B

公开(公告)日：2018-07-20

申请号：CN201410808255.0

申请日：2014-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅劲逢 ,  陈德芳 ,  严佑展 ,  李佳颖 ,  李俊鸿 ,  林焕哲

IPC: H01L21/308 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/306 ,  H01L29/06 ,  H01L23/528 ,  H01L21/311 ,  H01L27/088 ,  H01L21/36 ,  H01L29/786 ,  H01L29/423

CPC classification number: H01L21/823487 ,  H01L21/30604 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/31111 ,  H01L21/823412 ,  H01L21/823418 ,  H01L23/528 ,  H01L27/088 ,  H01L29/0676 ,  H01L29/42392 ,  H01L29/66742 ,  H01L29/7827 ,  H01L29/78642 ,  H01L29/78696 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种方法，包括在半导体衬底上方形成图案预留层。该半导体衬底具有主表面。执行第一自对准多重图案化工艺以图案化图案预留层。该图案预留层的剩余部分包括在平行于半导体衬底的主表面的第一方向上延伸的图案预留带。执行第二自对准多重图案化工艺以在平行于半导体衬底的主表面的第二方向上图案化图案预留层。图案预留层的剩余部分包括图案化的部件。图案化的部件用作蚀刻掩模以通过蚀刻半导体衬底来形成半导体纳米线。本发明还提供了利用上述方法形成的集成电路结构。