图像传感器集成芯片及其形成方法

    公开(公告)号:CN118522739A

    公开(公告)日:2024-08-20

    申请号:CN202410498955.8

    申请日:2024-04-24

    Abstract: 在一些实施例中,本公开涉及图像传感器集成芯片。图像传感器集成芯片包括多个栅极结构,沿着衬底的多个像素区域内的第一侧布置。蚀刻阻挡结构布置在多个栅极结构的相邻栅极结构之间的衬底的第一侧上。接触蚀刻停止层(CESL)布置在多个栅极结构的相邻栅极结构之间的蚀刻阻挡结构上。隔离结构,设置在衬底的一个或多个侧壁之间并且从衬底的第二侧延伸到衬底的第一侧。蚀刻阻挡结构垂直地位于隔离结构和CESL之间。本发明的实施例还提供了形成图像传感器集成芯片的方法。

    图像传感器集成芯片结构及其形成方法

    公开(公告)号:CN119923004A

    公开(公告)日:2025-05-02

    申请号:CN202411542042.8

    申请日:2024-10-31

    Abstract: 本发明涉及一种多维图像传感器集成芯片(IC)结构。多维图像传感器IC结构包括设置在布置于第一集成芯片(IC)层级的像素阵列中的多个像素区内的多个图像感测元件。所述多个像素区包括多个有源像素区以及一个或多个伪像素区。多个像素支撑器件设置在与第一IC层级接合的第二IC层级内的第二衬底上。多个逻辑器件设置在与所述第二IC层级接合的第三IC层级内。衬底贯通孔(TSV)垂直延伸穿过位于所述多个像素支撑器件的横向外侧并位于所述像素阵列正下方的所述第二衬底。本申请的实施例还涉及图像传感器集成芯片结构及其形成方法。

    图像传感器及其形成方法
    4.
    发明公开

    公开(公告)号:CN116646363A

    公开(公告)日:2023-08-25

    申请号:CN202310461292.8

    申请日:2023-04-26

    Abstract: 在一些实施例中,本公开涉及一种图像传感器、用于形成图像传感器和相关器件结构的方法。在衬底中形成分离多个像素区域的背侧深沟槽隔离(BDTI)结构。BDTI结构包围多个光电二极管并且包括布置在多个像素区域的交叉处的第一BDTI组件和布置在多个像素区域的剩余周边处的第二BDTI组件。第一BDTI组件具有自衬底的背侧起的第一深度,第一深度小于第二BDTI组件的第二深度。

    图像传感器及其形成方法
    6.
    发明公开

    公开(公告)号:CN117096168A

    公开(公告)日:2023-11-21

    申请号:CN202310783756.7

    申请日:2023-06-29

    Abstract: 本发明的各个实施例针对图像传感器及其形成方法,该图像传感器包括设置在衬底内的多个光电探测器。光电探测器分别设置在多个像素区域内。浮动扩散节点沿着多个像素区域的中间区域处的衬底的前侧表面设置。多个阱区域设置在多个像素区域的拐角处的衬底内。隔离结构延伸到衬底的背侧表面中。隔离结构包括设置在相邻像素区域之间的多个伸长隔离组件、与浮动扩散节点对准的中间隔离组件以及与多个阱区域对准的多个外围隔离组件。伸长隔离组件具有第一高度,并且中间隔离组件和外围隔离组件具有小于第一高度的第二高度。

    光学器件及其制造方法
    8.
    发明公开

    公开(公告)号:CN118825043A

    公开(公告)日:2024-10-22

    申请号:CN202410752988.0

    申请日:2024-06-12

    Abstract: 公开了一种光学器件及其制造方法。光学器件包括第一管芯层和第二管芯层。第一管芯层包括:第一衬底,包括第一表面和与第一表面相对的第二表面;第一像素结构和第二像素结构;像素间隔离结构,设置在第一衬底中,并且围绕第一像素结构和第二像素结构;以及浮置扩散区,设置在第一衬底中,并且位于第一像素结构和第二像素结构之间。第二管芯层包括:第二衬底,包括第三表面和与第三表面相对的第四表面;以及像素晶体管组,设置在第二衬底的第三表面上,并且电连接至第一像素结构和第二像素结构。

Patent Agency Ranking