公开(公告)号：CN100578810C

公开(公告)日：2010-01-06

申请号：CN200510115133.4

申请日：2005-11-10

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  L·克莱文格 ,  O·H·多库马奇 ,  O·格卢斯陈克夫 ,  K·A·库马尔 ,  C·J·拉登斯

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0843 ,  H01L21/26506 ,  H01L21/26586 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834

Abstract: 一种新颖晶体管结构和用于制造该结构的方法。所述新颖晶体管结构包括第一和第二源极/漏极(S/D)区域，这些区域的上表面低于所述晶体管结构的沟道区域的上表面。用于制造所述晶体管结构的方法开始于平面半导体层和所述半导体层上的栅极叠层。接着，除去所述栅极叠层的相反侧上的所述半导体层的顶部区域。接着，掺杂所述除去的区域之下的区域，以形成所述晶体管结构的降低的S/D区域。

公开(公告)号：CN100481468C

公开(公告)日：2009-04-22

申请号：CN200610082638.X

申请日：2003-12-11

Applicant: 国际商业机器公司

Inventor： D·恰丹巴拉奥 ,  O·H·多库马奇 ,  B·B·多里斯 ,  J·A·曼德尔曼 ,  X·拜

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L29/6656 ,  H01L21/823807 ,  H01L21/823864 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/42316 ,  H01L29/7842 ,  H01L29/7843 ,  H01L29/808

Abstract: 受张力和/或压缩力的衬底提高了在其中制造的器件性能。可以通过选择设置在器件沟道区上的栅极侧壁间隔层的适当材料而在衬底上施加张力和/或压缩力，其中间隔层与栅极和衬底相邻地形成，并施加力在相邻的衬底区域上。另一实施例包括使用通过氧化膨胀的多晶硅制成的SOI侧壁间隔层在沟道的平面中施加压缩应力。压缩力或张力下的衬底区域显示出与没有受应力的衬底不同的电荷迁移率特性。通过可控制地改变形成在衬底上的NFET和PFET内的这些应力，已经被证明可以提高IC性能。

公开(公告)号：CN1705077A

公开(公告)日：2005-12-07

申请号：CN200510069117.6

申请日：2005-05-10

Applicant: 国际商业机器公司

Inventor： D·奇丹巴尔拉奥 ,  O·H·多库马奇 ,  O·格卢斯陈克夫 ,  朱慧珑

IPC: H01L21/00 ,  H01L21/8238 ,  H01L21/336 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L29/78 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/1054

Abstract: 本发明提供了一种应变Si结构，其中该结构的nFET区域发生拉伸应变，该结构的pFET区域发生压缩应变。具体地说，应变Si结构包括：衬底；在衬底上的第一叠层，该第一叠层包括衬底的第一含Si部分、在衬底的第一含Si部分上的压缩层、以及在压缩层上的第一半导体层；以及在衬底上的第二叠层，该第二叠层包括衬底的第二含Si部分、在衬底的第二含Si部分上的拉伸层、以及在拉伸层上的第二半导体层。

公开(公告)号：CN100375252C

公开(公告)日：2008-03-12

申请号：CN200510055456.9

申请日：2005-03-17

Applicant: 国际商业机器公司

Inventor： A·布赖恩特 ,  O·H·多库马奇 ,  H·I·哈纳菲 ,  E·J·诺瓦克

IPC: H01L21/335 ,  H01L29/772

CPC classification number: H01L29/785 ,  H01L29/42368 ,  H01L29/42384 ,  H01L29/66795 ,  H01L29/7856

Abstract: 一种制造在前栅极侧面和背栅极侧面上具有不同的介质层厚度的背栅极化鳍片场效应晶体管的方法，包括在鳍片场效应晶体管的鳍片的至少一侧引入杂质，以使得形成具有不同厚度的介质层。可以通过注入来引入的杂质增强或阻碍介质的形成。

公开(公告)号：CN1326207C

公开(公告)日：2007-07-11

申请号：CN200410058115.2

申请日：2004-08-13

Applicant: 国际商业机器公司

Inventor： D·奇丹巴尔拉奥 ,  O·H·多库马奇

IPC: H01L21/20 ,  H01L21/265 ,  H01L21/324 ,  H01L21/322

CPC classification number: H01L21/26506 ,  H01L21/324 ,  H01L29/1054

Abstract: 本发明提供一种形成半导体衬底结构的方法。在硅衬底上形成压应变的SiGe层。将原子离子注入SiGe层以引起排列末端损伤。进行退火以弛豫应变的SiGe层。退火期间，在SiGe层中形成均匀分布的填隙位错环。填隙位错环提供在SiGe层和硅衬底之间的错配位错的成核基础。由于填隙位错环均匀分布，因此错配位错也均匀分布，从而弛豫了SiGe层。在弛豫SiGe层上形成张应变的硅层。

公开(公告)号：CN1601699A

公开(公告)日：2005-03-30

申请号：CN200410058115.2

申请日：2004-08-13

Applicant: 国际商业机器公司

Inventor： D·奇丹巴尔拉奥 ,  O·H·多库马奇

IPC: H01L21/20 ,  H01L21/265 ,  H01L21/324 ,  H01L21/322

CPC classification number: H01L21/26506 ,  H01L21/324 ,  H01L29/1054

Abstract: 本发明提供一种形成半导体衬底结构的方法。在硅衬底上形成压应变的SiGe层。将原子离子注入SiGe层以引起排列末端损伤。进行退火以弛豫应变的SiGe层。退火期间，在SiGe层中形成均匀分布的填隙位错环。填隙位错环提供在SiGe层和硅衬底之间的错配位错的成核基础。由于填隙位错环均匀分布，因此错配位错也均匀分布，从而弛豫了SiGe层。在弛豫SiGe层上形成张应变的硅层。

公开(公告)号：CN1523649A

公开(公告)日：2004-08-25

申请号：CN200310121550.0

申请日：2003-12-18

Applicant: 国际商业机器公司

Inventor： O·H·多库马奇 ,  B·B·多里斯 ,  S·G·赫格德 ,  M·莱昂 ,  E·C·琼斯

IPC: H01L21/335 ,  H01L29/772

CPC classification number: H01L29/66916 ,  H01L29/42316 ,  H01L29/66772 ,  H01L29/78603 ,  H01L29/78648 ,  H01L29/802

Abstract: 本发明提供了一种具有与前栅极对准的背栅极的平面双栅极场效应晶体管器件的制造方法。通过在部分背栅极中产生载流子耗尽区，本发明的方法实现了这种对准。载流子耗尽区降低了源/漏区和背栅极之间的电容，由此提供了高性能的自对准的平面双栅极场效应晶体管。本发明也提供了具有与前栅极对准的后栅极的平面双栅极场效应晶体管器件。通过在部分背栅极中提供载流子耗尽区实现了前栅极与背栅极的对准。

公开(公告)号：CN1612326B

公开(公告)日：2010-05-26

申请号：CN200410069252.6

申请日：2004-07-15

Applicant: 国际商业机器公司

Inventor： M·P·别良斯基 ,  D·恰丹巴拉奥 ,  O·H·多库马奇 ,  B·B·多里斯 ,  O·格卢斯陈克夫

IPC: H01L21/8238 ,  H01L21/336 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L29/7845 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了一种调节半导体器件中载流子迁移率的方法和装置。在制造互补型金属-氧化物-半导体(CMOS)场效应晶体管(包括nFET和pFET)时，通过使栅极材料和金属反应在晶体管栅极内产生应力合金(最好是CoSi2、NiSi、或PdSi)，提高或调节了载流子的迁移率。在nFET和pFET同时存在的情况中，各个合金的固有应力在各个晶体管的沟道上导致相反的应变。通过在nFET和pFET合金或硅化物中保持相反的应变，在单个芯片或衬底上的两类晶体管的载流子迁移率都可得到提高，从而提高CMOS器件和集成电路的性能。

公开(公告)号：CN1691294A

公开(公告)日：2005-11-02

申请号：CN200510055456.9

申请日：2005-03-17

Applicant: 国际商业机器公司

Inventor： A·布赖恩特 ,  O·H·多库马奇 ,  H·I·哈纳菲 ,  E·J·诺瓦克

IPC: H01L21/335 ,  H01L29/772

CPC classification number: H01L29/785 ,  H01L29/42368 ,  H01L29/42384 ,  H01L29/66795 ,  H01L29/7856

Abstract: 一种制造在前栅极侧面和背栅极侧面上具有不同的介质层厚度的背栅极化鳍片场效应晶体管的方法，包括在鳍片场效应晶体管的鳍片的至少一侧引入杂质，以使得形成具有不同厚度的介质层。可以通过注入来引入的杂质增强或阻碍介质的形成。

公开(公告)号：CN1612326A

公开(公告)日：2005-05-04

申请号：CN200410069252.6

申请日：2004-07-15

Applicant: 国际商业机器公司

Inventor： M·P·别良斯基 ,  D·恰丹巴拉奥 ,  O·H·多库马奇 ,  B·B·多里斯 ,  O·格卢斯陈克夫

IPC: H01L21/8238 ,  H01L21/336 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L29/7845 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了一种调节半导体器件中载流子迁移率的方法和装置。在制造互补型金属－氧化物－半导体(CMOS)场效应晶体管(包括nFET和pFET)时，通过使栅极材料和金属反应在晶体管栅极内产生应力合金(最好是CoSi2、NiSi、或PdSi)，提高或调节了载流子的迁移率。在nFET和pFET同时存在的情况中，各个合金的固有应力在各个晶体管的沟道上导致相反的应变。通过在nFET和pFET合金或硅化物中保持相反的应变，在单个芯片或衬底上的两类晶体管的载流子迁移率都可得到提高，从而提高CMOS器件和集成电路的性能。