-
公开(公告)号：CN116106728A
公开(公告)日：2023-05-12
申请号：CN202310391513.9
申请日：2023-04-13
IPC分类号： G01R31/311
摘要： 本申请涉及一种GaAs集成电路的MIM电容器的失效定位方法和装置。所述方法包括：当待测的MIM电容器顶部厚度大于预设值时，去除GaAs集成电路背面的导电金属层；根据MIM电容器在GaAs集成电路上的位置，确定扫描范围；从去除了导电金属层的GaAs集成电路的背面发射激光，对范围内的GaAs集成电路逐点扫描，得到扫描图像；对扫描图像进行识别，确定扫描图像的失效点在第一方向的位置。采用本方法能够准确地定位到GaAs集成电路中MIM电容器的失效点。
-
公开(公告)号：CN115330700A
公开(公告)日：2022-11-11
申请号：CN202210897252.3
申请日：2022-07-28
摘要： 本申请涉及一种失效点的定位方法、装置、计算机设备、存储介质和计算机程序产品。所述方法包括：获取通过红外热成像装置对被施加测试信号的待测试芯片进行扫描，获得的所述待测试芯片表面的热成像图片，并对所述热成像图片进行分析，获得所述待测试芯片表面各点的相位角；获取通过图像扫描装置对所述被施加测试信号的待测试芯片进行扫描，获得的所述待测试芯片表面的三维图像，并对所述三维图像进行分析，获得所述待测试芯片表面各点的三维坐标；根据所述待测试芯片表面各点的相位角和三维坐标计算所述待测试芯片中失效点的三维坐标。采用本方法能够提高芯片内部失效点定位精度。
-
公开(公告)号：CN116106728B
公开(公告)日：2023-08-04
申请号：CN202310391513.9
申请日：2023-04-13
IPC分类号： G01R31/311
摘要： 本申请涉及一种GaAs集成电路的MIM电容器的失效定位方法和装置。所述方法包括：当待测的MIM电容器顶部厚度大于预设值时，去除GaAs集成电路背面的导电金属层；根据MIM电容器在GaAs集成电路上的位置，确定扫描范围；从去除了导电金属层的GaAs集成电路的背面发射激光，对范围内的GaAs集成电路逐点扫描，得到扫描图像；对扫描图像进行识别，确定扫描图像的失效点在第一方向的位置。采用本方法能够准确地定位到GaAs集成电路中MIM电容器的失效点。
-
公开(公告)号：CN112461844B
公开(公告)日：2022-10-18
申请号：CN202011312737.9
申请日：2020-11-20
IPC分类号： G01N21/88 , G01N25/72 , G01N23/2255
摘要： 本发明涉及电子元器件失效分析技术领域，公开了一种电子元器件瑕疵定位方法及存储介质，包括通过第一成像技术获取电子元器件的第一瑕疵图像；根据第一瑕疵图像在瑕疵点所在区域刻蚀出标志点；通过第一成像技术对瑕疵点所在区域进行成像，获取电子元器件的第二瑕疵图像；根据第二瑕疵图像获取瑕疵点与标志点间的相对位置信息；通过第二成像技术对标志点进行成像，获取标志点的位置信息；根据相对位置信息以及标志点的位置信息确定瑕疵点的位置信息；根据瑕疵点的位置信息，通过第二成像技术对瑕疵点进行刻蚀，获取电子元器件的瑕疵点剖面形貌。本发明可以实现对表面具有明显损伤或表面无损伤形貌的电子元器件内部的瑕疵进行定位，且定位精度高。
-
公开(公告)号：CN112461844A
公开(公告)日：2021-03-09
申请号：CN202011312737.9
申请日：2020-11-20
IPC分类号： G01N21/88 , G01N25/72 , G01N23/2255
摘要： 本发明涉及电子元器件失效分析技术领域，公开了一种电子元器件瑕疵定位方法及存储介质，包括通过第一成像技术获取电子元器件的第一瑕疵图像；根据第一瑕疵图像在瑕疵点所在区域刻蚀出标志点；通过第一成像技术对瑕疵点所在区域进行成像，获取电子元器件的第二瑕疵图像；根据第二瑕疵图像获取瑕疵点与标志点间的相对位置信息；通过第二成像技术对标志点进行成像，获取标志点的位置信息；根据相对位置信息以及标志点的位置信息确定瑕疵点的位置信息；根据瑕疵点的位置信息，通过第二成像技术对瑕疵点进行刻蚀，获取电子元器件的瑕疵点剖面形貌。本发明可以实现对表面具有明显损伤或表面无损伤形貌的电子元器件内部的瑕疵进行定位，且定位精度高。
-
公开(公告)号：CN108398631A
公开(公告)日：2018-08-14
申请号：CN201810240769.9
申请日：2018-03-22
IPC分类号： G01R31/28
摘要： 本发明涉及一种静电放电失效验证方法，包括步骤：对待验证芯片进行失效分析，记录待验证芯片的损伤信息；获取与待验证芯片同批次的良品芯片的损伤信息，良品芯片的损伤信息根据良品芯片通过静电放电模拟损伤测试分析得到；将良品芯片的损伤信息与待验证芯片的损伤信息进进行对比分析，判断待验证芯片是否发生静电放电失效；当良品芯片的损伤信息与待验证芯片的损伤信息一致时，则待验证芯片发生静电放电失效。上述静电放电失效验证方法，在进行静电放电失效分析之前，对疑似静电放电失效的芯片进行静电放电失效验证，避免直接采用静电放电失效分析得到不准确的结果，提高了静电放电失效分析的可靠性。
-
公开(公告)号：CN118169541A
公开(公告)日：2024-06-11
申请号：CN202410378951.6
申请日：2024-03-29
IPC分类号： G01R31/28
摘要： 本申请涉及一种串行器通用板卡测试方法、装置、设备、介质和产品。方法包括：在不同的环境温度下分别对串行器通用板卡进行测试；其中，在每个所述环境温度下，控制所述串行器通用板卡进行串并行转换，并控制所述串行器通用板卡对串并行转换后的转换结果进行统计处理得到转换误码数据；根据所述转换误码数据，确定所述串行器通用板卡与所述环境温度对应的测试结果。采用本方法能够提高板卡测试准确性。
-
公开(公告)号：CN115423753A
公开(公告)日：2022-12-02
申请号：CN202210930187.X
申请日：2022-08-03
摘要： 本申请涉及一种方法、装置、计算机设备、存储介质和计算机程序产品。所述方法包括：对已预处理的集成电路施加激励信号后进行锁相红外热成像检测，得到红外图像，通过预处理提高集成电路的发射率。对红外图像进行处理，得到目标振幅图和目标相位图。根据目标振幅图确定集成电路的失效点的水平位置信息。根据目标相位图确定集成电路的失效点的深度信息。目标振幅图表征了集成电路失效点的水平位置信息，目标振幅图表征了集成电路的失效点的深度信息。结合水平信息和深度信息，可以确定集成电路失效点的具体位置。通过预处理提高集成电路的发射率，提高了材料表面红外发射率，提高了对集成电路失效点的定位精度。
-
公开(公告)号：CN108398631B
公开(公告)日：2020-10-30
申请号：CN201810240769.9
申请日：2018-03-22
IPC分类号： G01R31/28
摘要： 本发明涉及一种静电放电失效验证方法，包括步骤：对待验证芯片进行失效分析，记录待验证芯片的损伤信息；获取与待验证芯片同批次的良品芯片的损伤信息，良品芯片的损伤信息根据良品芯片通过静电放电模拟损伤测试分析得到；将良品芯片的损伤信息与待验证芯片的损伤信息进进行对比分析，判断待验证芯片是否发生静电放电失效；当良品芯片的损伤信息与待验证芯片的损伤信息一致时，则待验证芯片发生静电放电失效。上述静电放电失效验证方法，在进行静电放电失效分析之前，对疑似静电放电失效的芯片进行静电放电失效验证，避免直接采用静电放电失效分析得到不准确的结果，提高了静电放电失效分析的可靠性。
-
公开(公告)号：CN104599997A
公开(公告)日：2015-05-06
申请号：CN201510053404.1
申请日：2015-01-30
申请人： 工业和信息化部电子第五研究所
IPC分类号： H01L21/66
摘要： 本发明公开了一种塑料封装金属丝键合器件的开封方法，属于电子元器件失效分析技术领域。该开封方法包括平磨、割槽、分离步骤，其中：平磨步骤中：用120-2000目的砂纸对器件进行研磨，研磨面为芯片有源面的塑封一侧，逐渐研磨去除芯片表面的塑封料，至距离芯片表面0.5mm-3mm时，停止研磨；割槽步骤中：在器件研磨面上，沿芯片所在位置的四周切割出环形凹槽；分离步骤中：以粘性材料粘贴上述环形凹槽围绕的塑封料区域，然后拉起粘性材料，至芯片表面的塑封料被拉起，暴露出芯片。以该方法暴露器件的内部芯片，能够在保留键合丝的第一键合点键合状态、芯片表面及键合附近的腐蚀、脏污等重要信息。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.033 秒)
